派件员
2021-06-10 12:01
采纳率: 100%
浏览 21

有偿求惑——10分频计数器

用Verilog HDL语言设计一个带异步清零功能的10分频计数器,输出波形的占空比50%。

改进是:占空比40%(非50%)的模10计数分频。

劳烦注释一下十分频原理 + 如何调整输出波形的占空比?

报酬¥10~¥15,微信支付。绝不欺骗人!!!

到时私聊,好像不可以发微信二维码。帮帮忙吧!想学习

  • 写回答
  • 好问题 提建议
  • 追加酬金
  • 关注问题
  • 邀请回答

1条回答 默认 最新

  • 派件员 2021-11-28 14:57
    最佳回答

    现在啊,哈哈哈哈哈真是好笑,兜兜转转又来到了这里,可以说是现在在认真学,那就从此开始,救赎自己吧。写类似博客一样的,自娱自乐,督促自己吧。

    已采纳该答案
    评论
    解决 1 无用
    打赏 举报

相关推荐 更多相似问题