宇蓝. 2021-06-10 20:03 采纳率: 100%
浏览 34
已结题

这个卡诺图有大佬会化简吗

 

  • 写回答

1条回答 默认 最新

  • Hann Yang 优质创作者: 编程框架技术领域 2022-06-23 16:20
    关注

    这是6变量卡诺图，没玩过。

    img

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

  • 逻辑电路&代数运算（下）
    2023-03-20 21:14
    WuShF.top的博客 在中，卡诺图（Karnaugh map）是的变形，它可以将有n个变量的的2^n个最小项组织在给定的长方形中，同时为相邻最小项（相邻与项）运用邻接律化简提供了直观的图形工具。但是，如果需要处理的逻辑函数的较多（有五个或...
  • 使用Java化简逻辑表达式
    2020-04-08 13:09
    shuiyibuduo的博客 毕业五年后给别人补习功课再次接触到逻辑表达式的化简，就想写出这个程序来，本来以为不太复杂，结果代码写了近三天。。。 虽说从事软件行业也五年有余了，但是这类的代码写的还是不多，加上本程序未经详细测试，...
  • 离散数学数理逻辑导论（大佬大佬快走开，萌新萌新快进来）
    2020-10-30 15:05
    Walker Dong的博客 Walker终于想起自己的副业了，一定要养成写博客的好习惯。 话说这是一个导论，不是教材什么的东西，...当然作为一名工科生要有工程素养（不需要你会的你不要去思考，思考当下的工程问题就完了） ，就是处理问题的能力。
  • 模电数电 | 基础知识点及习题总结
    2024-09-29 21:17
    斐夷所非的博客 逻辑函数的化简 ① 代数化简法 ② 卡诺图化简法 知识点： 高位写在前 偶数个则平分 奇数个则高位的那一组比低位的那一组少一个 注意相邻位只改变一个数字（00，01，11，10 这样，千万不要把 11 和 10 顺序写反了） ...
  • 竞争与冒险
    2021-07-08 13:34
    小小verifier的博客 竞争： 在组合电路当中，当某个输入变量具有两条以上的路径到达输出端的时候，由于每条路径上的延迟时间的不同，到达终点的时间就会有先有后，这一现象称作竞争。所以这是一个输入级的概念。 冒险：组合逻辑电路中有...
  • 电子技术课程设计—交通灯控制系统设计
    2022-07-03 10:08
    靖川川的博客 Q1 Q0 T30 T4 Q*1 Q*0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 ...1 1 1 0 0 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 1 0 0 通过卡诺图化简...
  • 【知识点总结】数字电子技术（数电）
    2022-08-31 19:02
    NONO.97的博客 很遗憾，现在的我没有机会重新修这门课，如果有机会重修，我相信一定能考高分，以下便是我对数字电子技术所学知识的理解与总结。本人学艺不精，有一些知识点地方可能存在瑕疵，希望各位大佬可以多多指教。提示：以下...
  • 数字电路笔记
    2019-10-11 15:08
    楠木_的博客 作者是华中科技大学某电类本科生。本学期在学数字电路，这里是我的笔记。希望能帮助到有需要的人，同时也让自己养成记笔记的习惯。...  串行：在计算机总线或其他数据通道上，每次传输一个bit   并行：所有bi...
  • HDLBits 刷题分享 Karnaugh Map to Circuit-Verilog零基础刷题教程
    2025-10-26 06:22
    0110乄夵的博客 本文主要内容包括： 卡诺图化简的核心原理和技巧 介绍了卡诺图的基本结构和格雷码排列规则 总结了圈取规则口诀和常见误区 演示了从卡诺图到Verilog代码的转换方法 典型题目解析 以3变量Kmap1为例，展示两种化简思路...
  • 数电复试复习笔记（上）
    2019-02-26 17:14
    麦大佬的小弟的博客 1、原码至反码：保持符号位不变，其它位取反；反码至补码：将反码+1； 逻辑运算 逻辑代数基本定理 1、代入定理：以逻辑函数式代替项 2、反演定理：连变量也取反 3、对偶定理：变量不取反 。。。。。。。 ...
  • 数电基础部分知识总结
    2022-01-18 20:02
    wizard_liang的博客 这个本来是自己整理的NOTION笔记。第一次使用CSDN发文章，分享自己的笔记，希望对大家有帮助，欢迎大佬指正出错误，注意，本文只是一个偏向于知识框架的，内容可能没那么详尽。
  • HoRain云--数字电路竞争与冒险全解析
    2025-08-21 17:15
    HoRain云小助手的博客 判断方法包括代数法和卡诺图法。消除措施主要有：增加滤波电容、修改逻辑增加冗余项、使用时钟同步电路打拍延迟、采用格雷码计数器。文章还重点讲解了Verilog的书写规范：时序电路用非阻塞赋值、组合逻辑用阻塞赋值...
  • FPGA零基础学习：数字电路中的逻辑代数基础
    2021-03-15 16:31
    FPGA技术江湖的博客 本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性...
  • HDLBits 刷题分享 Basic Gates Verilog组合逻辑门详解
    2025-10-23 02:36
    0110乄夵的博客 每行写成一个与项 所有与项相或 方法2:卡诺图化简 画出卡诺图 圈出最大的组 写出化简表达式 ️ 解题思路 第一步:列出最小项 f=1 的情况: - x3=0, x2=1, x1=0 → ~x3 & x2 & ~x1 - x3=0, x2=1, x1=1 → ~x3 & x2 & x1...
  • 快速入门FPGA与Verilog HDL系列1
    2024-12-30 14:53
    贝塔实验室的博客 数电中我们学过卡诺图化简逻辑表达式的方法： 可以得知，任何的数字逻辑表达式最终都可以化简成与或非组合的形式。 非门、与非门、或非门由晶体管级的PMOS和NMOS组成，组成电路如上图所示。 所以，任何的数字组合...
  • 有限机序列检测
    2020-01-03 11:57
    3DNS的博客 原题如下：推导输入为W输出为Z的FSM状态图。该状态机在W的值为1001或1111时产生输出Z=1，否则Z=0。允许重叠输入码 eg:w=010111100110011111w=010111100110011111w=010111100110011111,z=000000100100010011z=...
  • 【期末划重点】电路与电子技术基础
    2021-06-07 20:30
    蘼子的博客 提示：电路与电子技术这门课是大一下学分最多的一门课，有5个学分，要好好复习哦~ 以下是本篇文章正文内容，欢迎纠错和补充！ 一、 电路分析基础 第1章 电路的概念及基本定律 1、集中参数原件： 特点：原件外形尺寸...
  • HDLBits学习------Problem 72~79
    2021-11-17 00:14
    努力向前的小徐的博客 第一个方框中，只有b的值保持不变且为1，所以这个框化简出来是b 第二个方框中，只有c的值都保持不变且为1，所以这个框化简出来是c 第三个方框中，只有a的值保持不变且为1，所以这个框化简出来是a 最后三个表达式...
  • FPGA零基础学习：数字电路中的组合逻辑
    2021-03-15 16:52
    FPGA技术江湖的博客 本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性...
  • 计算机逻辑
    2021-11-10 18:35
    init33的博客 步骤 函数化为最小项之和 画出卡诺图 找出可合并最小项 选取化简后的乘积项：覆盖所有最小项、乘积项最少、乘积项包含的因子最少                 以上纯属个人观点，欢迎大佬批评指正（待填坑） ...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 12月6日
  • 已采纳回答 11月28日