浅_夕 2021-09-22 21:40 采纳率: 100%
浏览 113
已结题

CACC车队受DOS攻击的simulink建模

下图中前两个类型的延迟，如何判断使用哪个延迟？

img https://img-mid.csdnimg.cn/release/static/image/mid/ask/300449713236184.png

  • 写回答

1条回答 默认 最新

  • 技术专家团-Joel 2021-09-22 22:00
    关注

    一般情况下使用没有HDL支持的就可以了。看matlab官网给出的解释
    使用MATLAB中的DSP System Toolbox with Filter Design HDL Coder，可以设计数字滤波器，生成高效、可合成、可移植的VHDL和Verilog代码，用于fpga或asic中实现。您还可以自动创建VHDL和Verilog测试台，用于模拟、测试和验证生成的代码。使用DSP系统工具箱与HDL编码器提供合成和可读的VHDL和Verilog代码生成为您的系统设计。这种支持包括针对资源和性能进行优化的算法，如过滤器、FFT、IFFT和NCO。
    如果你没有这些HDL需求，你就可以不用HDL那个，直接用你图片上显示的第二个就行

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

问题事件

  • 系统已结题 10月2日
  • 已采纳回答 9月24日
  • 创建了问题 9月22日

悬赏问题

  • ¥15 基于卷积神经网络的声纹识别
  • ¥15 Python中的request，如何使用ssr节点，通过代理requests网页。本人在泰国，需要用大陆ip才能玩网页游戏，合法合规。
  • ¥100 为什么这个恒流源电路不能恒流？
  • ¥15 有偿求跨组件数据流路径图
  • ¥15 写一个方法checkPerson，入参实体类Person，出参布尔值
  • ¥15 我想咨询一下路面纹理三维点云数据处理的一些问题，上传的坐标文件里是怎么对无序点进行编号的，以及xy坐标在处理的时候是进行整体模型分片处理的吗
  • ¥15 CSAPPattacklab
  • ¥15 一直显示正在等待HID—ISP
  • ¥15 Python turtle 画图
  • ¥15 stm32开发clion时遇到的编译问题