浅_夕 2021-09-22 21:40 采纳率: 100%
浏览 120
已结题

CACC车队受DOS攻击的simulink建模

下图中前两个类型的延迟,如何判断使用哪个延迟?

  • 写回答

1条回答 默认 最新

  • 技术专家团-Joel 2021-09-22 22:00
    关注

    一般情况下使用没有HDL支持的就可以了。看matlab官网给出的解释
    使用MATLAB中的DSP System Toolbox with Filter Design HDL Coder,可以设计数字滤波器,生成高效、可合成、可移植的VHDL和Verilog代码,用于fpga或asic中实现。您还可以自动创建VHDL和Verilog测试台,用于模拟、测试和验证生成的代码。使用DSP系统工具箱与HDL编码器提供合成和可读的VHDL和Verilog代码生成为您的系统设计。这种支持包括针对资源和性能进行优化的算法,如过滤器、FFT、IFFT和NCO。
    如果你没有这些HDL需求,你就可以不用HDL那个,直接用你图片上显示的第二个就行

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题?

问题事件

  • 系统已结题 10月2日
  • 已采纳回答 9月24日
  • 创建了问题 9月22日

悬赏问题

  • ¥15 cv::resize不同线程时间不同
  • ¥15 web课程,怎么做啊😭没好好听课 根本不知道怎么下手
  • ¥15 做一个关于单片机的比较难的代码,然后搞一个PPT进行解释
  • ¥15 python提取.csv文件中的链接会经常出现爬取失败
  • ¥15 数据结构中的数组地址问题
  • ¥15 maya的mel里,怎样先选择模型A,然后利用mel脚本自动选择有相同名字的模型B呢。
  • ¥15 Python题,根本不会啊
  • ¥15 会会信号与系统和python的来
  • ¥15 关于#python#的问题
  • ¥20 oracle RAC 怎么配置啊,配置