浅_夕 2021-09-22 21:40 采纳率: 100%
浏览 123
已结题

CACC车队受DOS攻击的simulink建模

下图中前两个类型的延迟,如何判断使用哪个延迟?

  • 写回答

1条回答 默认 最新

  • 技术专家团-Joel 2021-09-22 22:00
    关注

    一般情况下使用没有HDL支持的就可以了。看matlab官网给出的解释
    使用MATLAB中的DSP System Toolbox with Filter Design HDL Coder,可以设计数字滤波器,生成高效、可合成、可移植的VHDL和Verilog代码,用于fpga或asic中实现。您还可以自动创建VHDL和Verilog测试台,用于模拟、测试和验证生成的代码。使用DSP系统工具箱与HDL编码器提供合成和可读的VHDL和Verilog代码生成为您的系统设计。这种支持包括针对资源和性能进行优化的算法,如过滤器、FFT、IFFT和NCO。
    如果你没有这些HDL需求,你就可以不用HDL那个,直接用你图片上显示的第二个就行

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题?

问题事件

  • 系统已结题 10月2日
  • 已采纳回答 9月24日
  • 创建了问题 9月22日

悬赏问题

  • ¥15 网络科学导论,网络控制
  • ¥15 metadata提取的PDF元数据,如何转换为一个Excel
  • ¥15 关于arduino编程toCharArray()函数的使用
  • ¥100 vc++混合CEF采用CLR方式编译报错
  • ¥15 coze 的插件输入飞书多维表格 app_token 后一直显示错误,如何解决?
  • ¥15 vite+vue3+plyr播放本地public文件夹下视频无法加载
  • ¥15 c#逐行读取txt文本,但是每一行里面数据之间空格数量不同
  • ¥50 如何openEuler 22.03上安装配置drbd
  • ¥20 ING91680C BLE5.3 芯片怎么实现串口收发数据
  • ¥15 无线连接树莓派,无法执行update,如何解决?(相关搜索:软件下载)