Little Boy Yang 2021-10-26 16:53 采纳率: 100%
浏览 572
已结题

quartus编译都成功了引脚分配搜索不到输出怎么回事

img

img

img

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2021-10-26 18:35
    关注

    很久没用 quartus 了，看你的问题应该是 top 顶层没有设置正确，应该把原理图这层设置成 top

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

  • quartus管脚分配后需要保存吗_基于FPGA的Quartus Ⅱ 的SignalTap Ⅱ工具使用
    2021-01-04 15:29
    谭押沙龙的博客 本文主要讲述Altera 的quartus 的逻辑分析仪(SignalTap Ⅱ)的使用一、SignalTap Ⅱ作用 随着FPGA设计任务复杂性的不断提高，FPGA设计调试工作的难度也越来越大，在设计验证中投入的时间和花费也会不断增加。...
  • 嵌入式系统/ARM技术中的关于quartus生成IP核的仿真出错问题的解决
    2020-11-06 21:30
    在嵌入式系统和ARM技术的开发过程中，Quartus工具是Altera公司提供的一个强大的FPGA设计平台，用于创建、编译和仿真数字逻辑电路。对于开发人员来说，使用预构建的IP核（ Intellectual Property cores）如MegaCore...
  • Quartus II文件编译下载和USB-Blaster驱动安装
    2018-10-07 21:05
    grace_fight的博客 第二次FPGA记录，Quartus II软件的文件编译步骤 这一次我们要来进行代码文件编写和编译。 首先建立一个verilog HDL file，单击File->New: 如上图所示，选择Verilog HDL File，当然了如果使用VHDL语言呢，就...
  • 基于Quartus Ⅱ软件实现16位CPU的设计方案
    2020-08-19 04:41
    4. **预先I/O分配和确认**：Quartus Ⅱ允许在设计初期就进行I/O引脚的分配，提前启动PCB布线设计，同时支持随时修改，使得引脚管理更为灵活。 5. **功率分析和优化**：PowerPlay技术提供了精确的动态和静态功耗分析...
  • 基于Verilog实现的七人表决器QuartusII完整工程
    2025-05-28 14:56
    Quartus II则是一款由Altera公司开发的综合性FPGA/CPLD设计软件，提供了从设计输入到设备编程的完整解决方案。 在本项目中，工程师选用了Altera公司的Cyclone II系列中的EP2C35F484I8芯片作为实现表决器的载体。...
  • 解决 Altera FPGA 引脚分配冲突问题的详细步骤
    2024-06-05 18:11
    ge2ming的博客 3、在 Dual-Purpose Pins选项卡中，...2、导航到 Assignments -> Device -> Device and Pin Options。#FPGA EP4CE6E22C8 的PIN_101（nCEO）作为普通IO口的方法。1、打开 Quartus II 工程。4、然后确定，重新编译即可。
  • UART_DPRAM.rar_quartus II _quartus uart_uart
    2022-09-24 10:34
    .qpf（Project File）包含了项目的设置，如顶层模块、编译库、编译顺序、引脚分配等信息。.qsf（Settings File）则定义了项目的特定参数，如时钟频率、约束条件以及特定器件的配置选项。 在设计UART时，首先需要...
  • Quartus-II-使用方法简略教程.rar_Quartus-II-使用方法简略教程_quartus_quartus II
    2022-09-23 04:28
    引脚分配器则根据硬件资源分配输入/输出引脚；时间表显示设计的时序信息。 二、项目创建与设置 在Quartus-II中，首先需要创建一个新的项目。在项目管理器中，选择“File”>“New Project Wizard”，然后按照向导...
  • verilog学习笔记- 1)Quartus软件的使用
    2023-01-02 20:29
    Vizio＜的博客 信息提示窗口界面如下图所示 分配引脚： 编译通过以后，接下来我们就需要对工程中输入、输出端口进行管脚分配。可以在菜单栏中点击 【Assignments】→【Pin Planner】或者在工具栏中点击【Pin Planner】的图标 引脚...
  • 关于QuartusⅡ10.1中NIOS2软核的构建、软件编译及程序固化
    2020-07-17 14:10
    思绪，在成熟的博客 关于QuartusⅡ10.1中NIOS2软核的构建、软件编译及程序固化 一、硬件开发1、构建CPU模块2、构建EPCS控制器，SYSTEM ID模块，JTAG UART模块3、构建RAM模块（1）DDR2 SDRAM模块的构建（2）On-Chip RAM模块的构建（3）...
  • FPGA_EP4CE6——quartus新建工程及Verilog编译且下载程序运行
    2020-08-18 16:35
    zjghzz的博客 打开quartus软件，file->new project wizard，主要的设置如下 2、编写程序 file->new，新建一个Verilog文件 编写程序，程序如下，注意：module 后面的led，必须和工程名字一样 module led( led,...
  • Altera FPGA开发入门：软件安装与点灯与仿真（QuartusPrime & ModelSim）
    2025-02-16 20:54
    Naisu Xu的博客 分配引脚 引脚分配根据实际的电路图来，我这里用到下面两个引脚： 在软件中进行引脚分配和电平设置： 对于未使用到的引脚也可以根据需求统一设置： 编译下载 分配好引脚后可以进行编译，编译完成后会生成 .sof 文件...
  • SRAM.zip_SRAM_SRAM_verilog_quartus SRAM_sram QUARTUS_sram的语言描述
    2022-09-24 17:00
    - 该软件提供了一个完整的开发环境，包括设计输入、逻辑综合、时序分析、引脚分配、功耗分析和下载到硬件等步骤。 4. SRAM的Verilog实现： - 在Verilog中，SRAM可以表示为一个多端口的查找表（LUT），或者用...
  • Quartus II 13.1和Modelsim的安装和第一次使用(D触发的编译)
    2021-03-31 13:15
    MrKaj的博客 文章目录一、QuartusII 13.1的安装二、D触发的实现2.1 准备工作2.1.1 D触发 一、QuartusII 13.1的安装 网上资源很多，想要正版软件建议去官网购买，我使用得是30天体验版。 安装教程请参考Quartus II 13.1的安装及...
  • 【嵌入式】Quartus-II实现D触发器
    2021-04-02 21:26
    浮空花园的博客 四、Quartus-II调用D触发器 1、创建工程 流程同上 2、创建波形文件 流程同上 添加D触发器元件（dff） 添加输入管脚和输出管脚，连接 3、编译原理图文件 流程同上 编译后查看电路图 4、创建VWF文件 流程同上 5、波形...
  • EDA课程设计-频率计（FPGA代码，quartus软件代码，频率计的设计）
    2020-05-04 22:49
    - Quartus软件代码：这是Quartus II工程文件，包含了项目的配置、引脚分配、编译结果等信息。 - 设计文档：可能包括设计报告，详细阐述了频率计的工作原理、设计思路以及实验结果。 学习这个项目，不仅可以提升对...
  • LED_test.zip_altera_cyclone iV_firmware_quartus
    2022-09-23 03:02
    在Quartus中，设计师可以通过分配引脚、配置时钟和设置内部资源，将这些硬件资源映射到固件代码中。 然后，固件开发通常从编写硬件描述语言开始。例如，可以使用VHDL或Verilog定义一个LED驱动模块，该模块接收输入...
  • Quartus Prime的应用
    2024-11-09 06:00
    三十度角阳光的问候的博客 引脚锁定 编程与配置 Quartus Prime： (1) Intel公司EDA综合开发环境: 能够完成从设计输入，编译、综合与适配，仿真，以及编程与配置的全部设计流程。 (2) 支持硬件描述语言、原理图和状态机等多种设计输入...
  • uart.rar_Altera UART串口_quartus II _uart altera
    2022-09-14 23:24
    开发者可能需要利用Quartus II打开项目，对代码进行编译、仿真和下载到实际的Altera开发板上进行验证。 在开发过程中，调试是一个重要的环节。使用Quartus II的波形仿真功能，可以观察UART的发送和接收信号，确认...
  • quartus教程
    2018-02-01 10:27
    - 布局：根据设计需求，将逻辑单元分配到FPGA的物理位置。 - 布线：连接这些逻辑单元，尽可能减小延迟并满足时序约束。 7. **仿真与验证** - 仿真工具：Quartus II内置了ModelSim仿真器，允许用户在硬件实现前对...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 11月3日
  • 已采纳回答 10月26日
  • 创建了问题 10月26日