为什么会有引脚已经存在的错误呢?应该怎么改?基于quartus18.1 verilog hdl 进行的
2条回答 默认 最新
- 老皮芽子 2021-11-04 10:41关注
可能你的信号命名和CAD软件总线命名的规则有冲突。
比如总线 K[3..0] 成员可能会 K0,K1,K2,K3 来表示,你再用 K1 做信号管脚的命名就和这个总线成员的 K1 冲突了。
可以改个名字试下,改总线名字和管脚名字都行。本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 1无用
悬赏问题
- ¥15 关于大棚监测的pcb板设计
- ¥20 sim800c模块 at指令及平台
- ¥15 stm32开发clion时遇到的编译问题
- ¥15 lna设计 源简并电感型共源放大器
- ¥15 如何用Labview在myRIO上做LCD显示?(语言-开发语言)
- ¥15 Vue3地图和异步函数使用
- ¥15 C++ yoloV5改写遇到的问题
- ¥20 win11修改中文用户名路径
- ¥15 win2012磁盘空间不足,c盘正常,d盘无法写入
- ¥15 用土力学知识进行土坡稳定性分析与挡土墙设计