FPGA串口传输数据出现问题。

自己跑了一个别人的代码，通过串口传输到串口助手上。正常应该得到的数据是图片说明

如图这样14组计数值。
但我跑出的结果却是
图片说明
如图这样毫无规律的计数值。并且每次收到的字节也可能不同。波特率我没有改过，程序也没有动过，不知道问题出现在哪，感觉不应该是因为不同的开发板导致的问题，还望大佬解答。

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

3条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
devmiao 2019-04-11 20:19
关注
https://blog.csdn.net/helimin12345/article/details/76600047

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

FPGA视频传输的输出问题 fpga开发
2022-03-24 21:39

回答 2 已采纳能用多个io输出，比如用24个io输出rgb24位色，在把时钟，行场同步输出，就能直接驱动一块lcd屏也可以用个简单的电路将这些io转换成vga显示接口，驱动vga显示器显示摄像头的画面
fpga串口发送的数据为什么仿真正确，串口调试工具上却不断的显示00？？ fpga开发前端硬件工程
2022-06-07 20:27

回答 2 已采纳手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
FPGA的verilog语言关于小数计算的问题？ fpga开发
2022-01-03 10:23

回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
基于FPGA的串口通信传输电压数据，quartusii平台开发，verilog编程。
2022-05-07 17:36

基于FPGA的串口通信传输电压数据，quartusii平台开发，verilog编程。
有关FPGA定点数小数计算问题？ fpga开发开发语言
2021-12-30 16:40

回答 1 已采纳定点小数实际就是将一个小数放大2^N 倍。不能直接使用的，在使用时需要双方约定这是个放大了多少倍的定点小数。
基于FPGA的FIFO设计 fpga开发开发语言
2022-08-15 19:14

回答 1 已采纳比如 A文件和B文件，在A文件中对B文件进行例化，就会变成你要的图一那种树形结构
fpga采集播放音频数据 fpga开发硬件工程
2023-02-05 12:53

回答 1 已采纳点击右侧采纳即可：AN706是一个模拟数字转换器（ADC），可以用于采集音频信号。可以通过将麦克风或其他音频输入连接到ADC的输入，然后通过数字接口将采集到的信号传输到其他设备进行处理。 AN9767
FPGA数据采集传输系统
2023-08-22 22:06

编程语言为Verilog，工程包含DAC数模转换、ADC采集、FIFO存储器、UART串口发送等部分。可实现128点连续AD采集，代码中可通过改变FIFO存储器的深度、adc_fifo.v和fifo_uart_tx.v两个模块中的计数器改变采集的点数。...
FPGA开发板的晶振型号问题 fpga开发嵌入式硬件硬件工程
2022-09-19 12:45

回答 1 已采纳可能是 SMD3225有源晶振，你可以核对一下尺寸想要高精度的可以买同样封装 3225 的温补晶振 50.0000MHz温度补偿晶体振荡器在淘宝上就能买到
RV1126与高云FPGA的MIPI交互问题求解 fpga开发驱动开发
2022-12-28 15:38

回答 1 已采纳答题不易，望你采纳听起来您遇到了从 FPGA 传输到 RV1126 的 MIPI 信号的问题，并且您收到一条错误消息，指出帧头和帧尾不匹配。这可能是由于各种问题造成的，包括 MIPI 信号本身的问题或
FPGA驱动传感器 uart无法接收多字节数据 fpga开发嵌入式硬件
2021-12-14 17:53

回答 1 已采纳用电脑串口助手模拟可以的话，程序应该问题不大，虽然没仔细去仿真，建议LZ用示波器看一下波形，尤其时RXD端的开始那个检测下降沿的地方，检查空闲时刻RXD是否为高电平，同时尝试把nedge那个信号同步引
FPGA Verilog 实现串口发送任意字节数据（8的倍数）已通过上板验证支持常用波特率
2023-11-19 12:20

FPGA Verilog编程语言可用于实现串口通信，并且可以实现发送任意字节数据，尤其是8的倍数。这种实现已经通过上板验证，并支持常用波特率。在这个实现中，串口模块能够灵活地发送8、16等个数的数据，并且能够自动添加...
fpga gtp无时钟信号输出的问题 fpga开发
2023-02-16 14:02

回答 9 已采纳时间有些久，以前也遇到这个问题。有些映像VIVADO 的 GTP 的仿真非常慢，我记得需要跑 1 小时时间才能看到正确的波形。可能以前的电脑慢些。你耐心多等会吧。
通过verilog将图片通过串口从PC传输到FPGA中-源码
2021-10-01 22:21

通过verilog将图片通过串口从PC传输到FPGA中_源码
FPGA内数据传输模型
2022-03-02 16:08

电路_fpga的博客根据D触发器的数据传输原理，对建立时间，数据传输延迟，D触发器延迟，时钟偏斜，数据传输时间，数据到达时间进行讲解，最后推出建立时间余量表达式以及数据需求时间，数据到达时间等
没有解决我的问题, 去提问

悬赏问题

¥30 这是哪个作者做的宝宝起名网站
¥60 版本过低apk如何修改可以兼容新的安卓系统
¥25 由IPR导致的DRIVER_POWER_STATE_FAILURE蓝屏
¥50 有数据，怎么建立模型求影响全要素生产率的因素
¥50 有数据，怎么用matlab求全要素生产率
¥15 TI的insta-spin例程
¥15 完成下列问题完成下列问题
¥15 C#算法问题, 不知道怎么处理这个数据的转换
¥15 YoloV5 第三方库的版本对照问题
¥15 请完成下列相关问题！

FPGA串口传输数据出现问题。

3条回答 默认 最新

悬赏问题

3条回答默认最新