vhdl仿真卡在current time：0fs

写了一个求逆矩阵的程序，输入矩阵阶数比较小的时候，仿真正常，阶数变大以后，仿真就卡在current time：0fs不动，程序没有报错，而且因为阶数小的时候可以正常仿真，我觉得程序本身应该没什么问题

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

报告相同问题？

关注问题

在quartus II软件上基于VHDL语言实现八路彩灯的仿真开发语言
2023-03-09 10:53

回答 6 已采纳该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
VHDL错误：Error (10500): VHDL syntax error at adff.vhd(16) near text "process"; expecting "if"
2018-11-06 04:47

回答 1 已采纳 https://zhidao.baidu.com/question/694067528006396244.html
MP3音频解码文件在测试时报错无法解决。代码是VHDL实现的,求各位同志解惑 fpga开发
2022-08-30 21:30

回答 2 已采纳在网上down的源码有些时候要自己来编译，用Quartus来编译VHDL的源码，当有package的时候，不能像在ISE中那样直接用work.packagename.all就可以把package包含进
VHDL语法学习笔记：一文掌握VHDL语法
2020-08-12 09:14

FPGA技术江湖的博客今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。 VHDL语法学习笔记一、VHDL简介 1.1 VHDL 的历史 VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description...
83优先编码器——这样怎么写仿真呢？ fpga开发其他
2022-04-29 22:47

回答 1 已采纳 testbench这样写 `timescale 1ns/1ns //设置时间单位和精度 module encoder83_tb; //定义测试模块 //端口声明 reg[7:0] d; w
VHDL转Verilog linux
2023-04-23 17:12

回答 1 已采纳有一些在Linux环境下可用的VHDL转换为Verilog的工具，其中一些比较常见的包括： GHDL：GHDL是一个免费的VHDL仿真器，也可以将VHDL代码转换为Verilog代码。它是在GNU通用
Error (10500): VHDL syntax error at dianzhen.vhd(70) near text ";"; expecting "if" 求解 fpga开发
2022-04-07 16:17

回答 2 已采纳代码贴在代码区，贴图片没法帮你改
Vivado使用技巧（7）：仿真功能概述
2019-01-16 17:19

bleauchat的博客仿真是FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能和时序是否满足设计要求；Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl...
vhdl入门问题提问 fpga开发
2022-10-11 16:11

回答 1 已采纳 module key_new( input wire sclk, input wire rst_n,
vhdl中关于process的问题 fpga开发
2022-11-15 21:37

回答 2 已采纳必须写到一个process，或者另外一个process给一个信号到这个process，再分情况付值
EDA技术全减器的VHDL描述 c++ c语言开发语言
2023-04-11 11:20

回答 2 已采纳以下内容部分参考ChatGPT模型：半减器的VHDL描述： library ieee; use ieee.std_logic_1164.all; entity half_subtractor i
Vivado的安装以及使用_入门
2022-02-16 17:00

硫酸hh的博客 Vivado的安装以及使用零. Vivado简要介绍 Vivado是FPGA厂商赛灵思提供的一款EDA（Electronic Design Automation）工具....功能仿真用于测试编写出的代码功能是否符合预期, 需要编写相关的testbench文件;
求基于VHDL的FPGA入门书籍 arm fpga开发 mcu
2022-05-02 21:45

回答 1 已采纳 VHDL入门/解惑/经典实例/经验总结, 北航出版社, 黄任
VHDL基础笔记
2022-04-06 23:19

橘坂的博客 VHDL基础笔记：标识符、文字、数据对象、数据类型、运算符...
MAXPLUS教程 - 第1章硬件描述语言VHDL
2020-02-17 14:14

鲁工_pengchip的博客第1章硬件描述语言VHDL 数字系统设计分为硬件设计和软件设计, 但是随着计算机技术、超大规模集成电路（CPLD、FPGA）的发展和硬件描述语言（HDL, Hardware Description Language）的出现，软、硬件设计之间的界限被...
第3章：混仿高级特性
2022-03-15 15:05

wlb20144148的博客在某些SPICE仿真器（如HSPICE和Eldo）中，模拟子电路的实例名需要以字母“x”开头，而数字端view则不需要“x”，导致同一个模块的实例化，Verilog view和SPICE view的名称不一致： // 注意下面的 g1,g2,g3 和 xg1,...
【长篇肝文7万字】模电/数电/单片机/计算机组成原理/电力电子常见笔试/面试题（合集）未完更新ing
2021-08-08 08:57

Cheeky_man的博客电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举它们的...
基于PTPX的功耗分析
2022-05-08 16:20

MambaLZ的博客一、介绍 PTPX，基于PT的环境，对全芯片进行静态和动态的功耗分析工具。包括门级的平均功耗和峰值功耗。...4、timebased功耗分析，找到瞬态功耗与仿真激励的关系，确定峰值功耗是否符合要求三、average power ana.
ncverilog脚本_nc-sim （irun)和verdi ncverilog，
2020-12-20 00:25

weixin_39833429的博客注意“ + ” 通常都使用单命令模式来跑仿真，但要配置好一些文件单命令模式下文件的配置：目录下有源文件、测试台文件、file、run四个文件在linux下执行source run后再执行simvision来查看 run文件内容: nc...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 12月15日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 12月7日

悬赏问题

¥20 ML307A在使用AT命令连接EMQX平台的MQTT时被拒绝
¥20 腾讯企业邮箱邮件可以恢复么
¥15 有人知道怎么将自己的迁移策略布到edgecloudsim上使用吗？
¥15 错误 LNK2001 无法解析的外部符号
¥50 安装pyaudiokits失败
¥15 计组这些题应该咋做呀
¥60 更换迈创SOL6M4AE卡的时候，驱动要重新装才能使用，怎么解决？
¥15 让node服务器有自动加载文件的功能
¥15 jmeter脚本回放有的是对的有的是错的
¥15 r语言蛋白组学相关问题

vhdl仿真卡在current time：0fs

0条回答 默认 最新

问题事件

悬赏问题

0条回答默认最新