就是设计一个定时开关怎么实现,是需要在增加一个时间校准模块还是要增加一个时钟模块或者闹钟模块还是都要有
1条回答 默认 最新
- 老皮芽子 2021-12-08 20:38关注
verilog没有能综合的时间函数。需要自己根据时钟频率分频计数计时。你提出的需求不复杂。需要你用verilog编写计数,定时等功能模块。
当然也可以外接个rtc芯片。不过代码反而更复杂。本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 1无用 1
悬赏问题
- ¥20 iqoo11 如何下载安装工程模式
- ¥15 flask项目,怎么使用AJAX传数据库数据到echarts图表的data里,实现异步加载数据。
- ¥15 本题的答案是不是有问题
- ¥15 关于#r语言#的问题:(svydesign)为什么在一个大的数据集中抽取了一个小数据集
- ¥15 C++使用Gunplot
- ¥15 这个电路是如何实现路灯控制器的,原理是什么,怎么求解灯亮起后熄灭的时间如图?
- ¥15 matlab数字图像处理频率域滤波
- ¥15 在abaqus做了二维正交切削模型,给刀具添加了超声振动条件后输出切削力为什么比普通切削增大这么多
- ¥15 ELGamal和paillier计算效率谁快?
- ¥15 蓝桥杯单片机第十三届第一场,整点继电器吸合,5s后断开出现了问题