xilinx 系列FPGA,假如外部从GC引脚输入一个时钟(来自外部晶振),在FPGA内部通过BUFG之后,直接在通过GC引脚输出,对时钟jitter的影响有多大
在已知输入晶振jitter的前提下,哪些资料上能查到pin和bufg的抖动。
FPGA输入输出时钟jitter
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
xilinx 系列FPGA,假如外部从GC引脚输入一个时钟(来自外部晶振),在FPGA内部通过BUFG之后,直接在通过GC引脚输出,对时钟jitter的影响有多大
在已知输入晶振jitter的前提下,哪些资料上能查到pin和bufg的抖动。