在FPGA里面对输入信号做倍频的思路是用系统时钟做分频，那么在FPGA的PLL核是怎么实现对系统时钟倍频的？PLL里面还有更高频率的时钟做分频吗？
1条回答 默认 最新
dceacho 2022-02-25 12:04关注我记得以前在哪看到过倍频实现方法的，是用比较器实现的，相位不同但频率相同的两个时钟信号，接入比较器后，比较器输出的就是一个两倍频率的信号
解决 无用评论 打赏举报
分享
问题事件
创建了问题
2月24日
悬赏问题
- ¥30 靶向捕获探针设计软件包
- ¥15 react-diff-viewer组件，如何解决数据量过大卡顿问题
- ¥20 遥感植被物候指数空间分布图制作
- ¥15 安装了xlrd库但是import不了…
- ¥20 Github上传代码没有contribution和activity记录
- ¥20 SNETCracker
- ¥15 数学建模大赛交通流量控制
- ¥15 为什么我安装了open3d但是在调用的时候没有报错但是什么都没有发生呢
- ¥50 paddleocr最下面一行似乎无法识别
- ¥15 求某类社交网络数据集