学习makefile编写的时候,看到有一段的内容如下:
all: $(APP)
$(APP): $(OBJS) Makefile
$(CC) -o $(APP) $(OBJS) $(LIBS)
请问一下,前置条件部分 $(OBJS) Makefile中的Makefile是什么含义?
学习makefile编写的时候,看到有一段的内容如下:
all: $(APP)
$(APP): $(OBJS) Makefile
$(CC) -o $(APP) $(OBJS) $(LIBS)
请问一下,前置条件部分 $(OBJS) Makefile中的Makefile是什么含义?