1.电路的运算延迟与哪些变量有关
2.大型集成电路中三态门导通时的最低电阻是多少
1条回答 默认 最新
小幽余生不加糖 2022-04-09 22:49关注1.这个问题有点笼统也有点大了?
系统上可能跟通信有关;
如果是单个功能模块的话,模拟电路影响时延的因素有好多,很复杂,比如容性负载,阻抗突变等都会影响信号的上升边,也就是信号时延。
2。是导通内阻吗?如果是这个的话看看MOS管相关材料。本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 无用评论 打赏 举报
1.这个问题有点笼统也有点大了?
系统上可能跟通信有关;
如果是单个功能模块的话,模拟电路影响时延的因素有好多,很复杂,比如容性负载,阻抗突变等都会影响信号的上升边,也就是信号时延。
2。是导通内阻吗?如果是这个的话看看MOS管相关材料。