“未知数” 2022-06-13 11:38 采纳率: 0%
浏览 82

verilog hdl 如何获取系统真实时间

用verilog hdl实现一个能显示真实时间的电子钟,搜了很多都是手动设置初始时间的,有没有知道如何自动校时的。之前去知乎问,有一个说GPS和arm端我都不会,查也查不到具体的东西。我在想不能直接读地址吗?真的非常困扰,望解答

  • 写回答

2条回答 默认 最新

  • 老皮芽子 2022-06-13 12:29
    关注

    verilog 没有系统时间的函数,需要有 CPU 得到网络精准时间、或 CPU 读取校准后的RTC等得到时间后传送给 FPGA。
    当然,FPGA内部能嵌一个 CPU+RTC 能实现这个实时时间的功能。
    如果这只是一个学生做的实验,就人工看手表矫正输入吧。用电脑通过串口也行,不过代码需要你自己折腾。

    评论

报告相同问题?

问题事件

  • 创建了问题 6月13日

悬赏问题

  • ¥15 寻一个支付宝扫码远程授权登录的软件助手app
  • ¥15 解riccati方程组
  • ¥15 display:none;样式在嵌套结构中的已设置了display样式的元素上不起作用?
  • ¥30 用arduino开发esp32控制ps2手柄一直报错
  • ¥15 使用rabbitMQ 消息队列作为url源进行多线程爬取时,总有几个url没有处理的问题。
  • ¥15 求chat4.0解答一道线性规划题,用lingo编程运行,第一问要求写出数学模型和lingo语言编程模型,第二问第三问解答就行,我的ddl要到了谁来求了
  • ¥15 Ubuntu在安装序列比对软件STAR时出现报错如何解决
  • ¥50 树莓派安卓APK系统签名
  • ¥65 汇编语言除法溢出问题
  • ¥15 Visual Studio问题