weixin_43387330 2019-08-25 17:43
浏览 215

请问怎么去控制qsys搭建的SDRAM这个ip核

请问怎么去控制qsys搭建的SDRAM这个ip核，因为想把一个ram核当作一个外部AD数据的存储器，将外部数据存储起来，再用nios通过API函数读出来作显示，现在就是不知道怎么去去操作这个IP核，因为看连线全是内部的，定好了的，自己找了很久资料，也看了很多，都没找到方法。
另外其实我是在做一个简单的AD采集和显示，现在就是想将AD采到的数据存储到ram中，然后通过nios用API函数读出来，再做处理，网上看了很多关于FPGA做这个的，不过他们基本是直接写verilog用硬件语言直接显示在屏幕中，不走NIOS核。
希望大佬们帮帮忙，小弟自学这个感觉，周围也没个交流的，感觉好孤独

  • 写回答

0条回答 默认 最新

    报告相同问题？

    • 创建Qsys_SDRAM IP核
      2021-11-10 11:31
      jumping~的博客 SDRAM的存储空间由bank地址、row地址和column地址组成。而avalon从端口把SDRAM所有的存储空间映射...试验任务：在Qsys系统中调用SDRAM控制器IP核，完成SDRAM的读写测试：先向SDRAM中写入数据0至99，然后将写入的数据读.
    • 如何用Qsys定制IP核（详细版）.rar_IP定制_L91_qsys_qsys怎么用_qsys设计IP核
      2022-07-15 07:09
      本文档适合FPGA SOC软核相关的IP定制开发，可以指导如何进行第三方IP核的定制与集成，非常实用，希望有用。
    • 基于Qsys的SDRAM控制器
      2020-07-16 10:57
      Arist9612的博客 1.Intel FPGA中SDRAM控制器IP示意图 PLL phase shift：使得输入SDRAM控制器和外部SDRAM芯片的时钟有一定的相位偏移（需要看具体SDRAM的手册），满足时序要求。 Avalon-MM Slave Port：通过在Qsys中配置NIOS CPU和...
    • 创建Qsys_PIO IP核
      2021-11-09 22:03
      jumping~的博客 实验任务：在Qsys系统加入PIO IP核，完成4个按键控制4个LED的亮灭实验，并实现上电自启动的功能。 在helloworld工程的基础上创建PIO 组件设置界面如下： 添加两个PIO设置如下： EPCS模块不需要修改，直接...
    • 如何用Qsys定制IP核（详细版）
      2014-11-27 11:12
      该文档详细的讲述了如何在Qsys上定制自己的IP核，和对如何写一个好的IP核代码进行了介绍。
    • 【四】Qsys的软核知识记录----UART IP核
      2023-04-28 20:03
      @晓凡的博客 框图：通过Avalon协议对IP里面的寄存器数据进行读写从而实现对IP核的控制。
    • QuartusII+Qsys+NIOSII+SDRAM+DE2_115样例具体实现
      2016-12-15 00:10
      QuartusII+Qsys+NIOSII+SDRAM+DE2_115样例具体实现. 以详细的步骤实现了全部过程
    • qsys创建定制ip的教程
      2016-11-25 19:22
      创建Qsys组件.pdf qsys创建定制ip的教程
    • 在Qsys系统中调用UART IP核与上位机实现串口通信
      2021-11-02 17:02
      jumping~的博客 首先，打开已经写好的工程 打开qsys，打开文件 基础设置中 parity:校验位 无 synchronizer stage ：处理亚稳态情况，保持默认 fixed baud rate: 固定波特率，如果勾选，则软件中不可改 添加中断，中断号为1 pin ...
    • quartus qsys sdram IP 使用
      2018-11-18 20:55
      weixin_33860553的博客 虽然在普通的IP和生成界面没有sdram ip，但是在qsys界面是有的，这说明了什么。。 打开qsys -> 然后跳到如下界面，搜索sdram ，然后双击SDRAM controller ，紧接着如下图所示： 接着切换到timing选项...
    • 基于Quartus的qsys的软和控制
      2019-05-06 09:25
      Quartus,qsys,verilog,Quartus,qsys,verilog,Quartus,qsys,verilog,软和控制
    • 快速创建Qsys组件
      2018-06-08 15:04
      Qsys 组件由以下部分组成: ■ 组件类型的信息, 例如名称、版本和作者。 ■ 组件硬件的HDL 描述。 ■ 组件接口硬件的描述, 例如I/O 信号的类型。 ■ 配置组件运行的参数说明。 ■ 配置Qsys 中组件的实例的参数编辑器...
    • 总：Qsys Embedded Peripherals IP User Guide1
      2022-08-03 17:56
      Embedded Peripherals IP User GuideUpdated for Intel:registered: Quartus:registered: Prime Design Suite
    • Intel SoC处理器的I2C总线IP核设计与应用
      2020-07-26 08:43
      Intel SoC处理器E6x5C系列产品，作为多芯片的封装芯片，具有出色的灵活性。本文基于该处理器，利用Altera新一代集成开发工具Qsys，描述了I2C总线IP 核的设计过程，给出了IP核的系统接口和各个子模块的设计方法。
    • 在qsys端自制ipcore步骤
      2020-11-13 18:37
      hhh_fpga的博客 在qsys端制作ipcore，可供qsys调用。 1、打开qsys的界面，点击“New Component…”进入制作ipcore的界面 2、“component Type”界面 “name”和“display name”就是ipcore的名字了。 “version”就是ipcore...
    • altera 13.1 自定义的IP核
      2022-08-16 23:17
      altera 13.1 自定义的IP核，放入C:\altera\13.1\ip 文件夹下，使用自己的自定义IP核，进行NIOS编程，目前这个IP核为13.1版本，放入在QSYS中调用即可， 软件会自动搜索IP路径下的IP核，主要实现AVALON总线写，方便...
    • IP核简介及PLL_IP核的调用
      2023-03-12 14:20
      混子王江江的博客 IP核简介及PLL_IP核的调用
    • 基于Qsys的HPS模型设计
      2023-07-26 17:07
      本HPS模型包括ARM Cortex-A9 MPCore HPS、用户按键输入(PIO Button)、用户拨码开关输入(PIO DIPSW)、LED输出(PIO LED)、64KB片上存储器、JTAG-to-Avalon主接口连接桥(JTAG Master)、JTAG-UART调试模块、中断捕捉器...
    • FPGA数字信号处理（八）Quartus FFT IP核实现
      2018-06-14 11:22
      FPGADesigner的博客 FFT算法的实现很复杂，但Altera和Xilinx都提供了可快速上手使用的IP核。本文将先介绍如何使用Quartus的FFT IP核进行频谱分析。 IP核概述 由于版本的关系，Quartus提供的IP核有两种，老版本集成在“Mega...
    • Quartus创建自定义IP核 - LED控制IP核
      2018-12-13 17:14
      Quan略略略的博客 之前使用Quartus II的Qsys工具软件创建了一个SOPC系统，包含了NIOS II处理器、ROM、RAM、JTAG_UART等IP核，虽然Qsys工具已经提供了非常丰富的IP库，但是有些特殊功能的IP核在Library中是没有的，例如我要控制一个LED...
    • 没有解决我的问题, 去提问

    悬赏问题

    • ¥50 Kubernetes&Fission&Eleasticsearch
    • ¥15 有没有帮写代码做实验仿真的
    • ¥15 報錯：Person is not mapped，如何解決？
    • ¥30 vmware exsi重置后登不上
    • ¥15 易盾点选的cb参数怎么解啊
    • ¥15 MATLAB运行显示错误，如何解决？
    • ¥15 c++头文件不能识别CDialog
    • ¥15 Excel发现不可读取的内容
    • ¥15 关于#stm32#的问题：CANOpen的PDO同步传输问题
    • ¥20 yolov5自定义Prune报错，如何解决？