Verilog学习入门怎么搞

刚开始入门Verilog语言，然后都不知道使用什么编程软件进行编程，视频教程都是开始就教学语法，不知道怎么学习。
What should I do？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

2条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
hestering 2022-06-20 17:08
关注
需要入门的话可以买个FPGA的开发板，依照开发板的教程学习基础。

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

查看更多回答(1条)

报告相同问题？

关注问题

verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 23:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
verilog入门简单问题硬件工程
2022-05-31 20:45

回答 2 已采纳程序的功能就是clrn为低的时候清零，当wen为低的时候写入数据，把d的信号写入给p，然后q输出当前p的内容。测试程序的话可以看一下下面的例子，对于这个模块其实能体现出清零和写入的功能就可以https
verilog直接写除号是怎么运算的？ fpga开发硬件工程
2022-09-23 17:24

回答 1 已采纳 1.a=5/2;等效与a=2 会把5/2直接当2处理。2.a=b/7 综合后会优化成乘法，和c 语言优化成魔法数相乘类似。3.a=b/c 综合后会是个除法电路，可能会调用dsp,也可能会是移位想减。与
Verilog硬件描述语言入门学习教程
2018-10-16 09:42

非常好的Verilog硬件描述语言简明学习教程，适合新手入门学习，快速上手FPGA开发。
verilog如何实现对应位置数据的运算？ fpga开发嵌入式硬件开发语言
2022-06-06 15:40

回答 2 已采纳把代码中的2 换成 7559 就行 integer i; reg [31:0] a[2:0]; //7560-1 reg [31:0] b
Verilog如何实现连续32bit位宽数据转为1bit位宽数据? fpga开发嵌入式硬件开发语言
2022-10-18 23:17

回答 2 已采纳用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
Verilog数据产生器代码疑点 fpga开发开发语言硬件工程
2023-02-02 22:31

回答 2 已采纳两部分代码还是不一样的1:state1 的值在0,2 两个数之间变化2:state1 的值在0,1,2 三个数之间变化你说的结果是一模一样，可能是你没有全面测试的原因这样方式的更改一般是在发现 BUG
Verilog语言入门学习（1）
2022-01-28 16:50

Amelse的博客 verilog给数字电路的设计的抽象思维提供了一种设计开发语言，但是：数字设计和软件设计师不同的，需要Think in Hardware，写代码前需要先设计电路结构。 verilog的功能描述： Top-Dowan描述数字电路功能：通过模块...
verilog 堵塞和非堵塞的区别 fpga开发嵌入式硬件
2022-10-15 16:27

回答 1 已采纳这俩模块虽然是用了堵塞和非堵塞的赋值，但是在 always@(posedge clk) 模块中没有迭代，而是在时钟的边沿触发。这俩模块没区别。综合后的电路也会使一样的没区别。在 always@(pos
关于verilog设计单口同步RAM的问题 fpga开发硬件工程
2022-03-31 23:10

回答 3 已采纳代码，仿真都有问题代码这么改 `timescale 1ns / 1ps module single_port_synrdwr#( parameter DATA_WIDTH = 8,
verilog一位全加器 fpga开发
2022-07-27 13:10

回答 2 已采纳问题可能是出在 000: sum=0，cout=0; 这些语句。建议改成 000: begin sum=0; cout=0; end 。其他分支类似。或者你也可以把 sum，cout，拆分成两个alw
Verilog入门学习笔记：Verilog基础语法梳理
2022-12-06 17:20

IC修真院的博客无论是学IC设计还是FPGA开发，Verilog都是最基本、最重要的必备技能。但任何一门编程语言的掌握都需要长期学习。并不是简简单单的随便读几本书，随便动动脑筋那么简单。Verilog是一门基于硬件的独特语言，由于它最终...
Verilog如何实现在某特定边沿触发开始计数？ fpga开发嵌入式硬件
2022-03-23 21:48

回答 2 已采纳 reg o_rdy1_temp1; reg o_rdy1_temp2; wire spadbuffer_out_trigger; always @(posedge clk) begin if
verilog语言学习资料verilog HDL硬件语法设计源码例程quartus13.1工程文件(12个).zip
2022-03-31 06:35

verilog语言学习资料verilog HDL硬件语法设计源码例程quartus13.1工程文件(12个)： 01 Operation （Verilgo的基本运算符实验，用于实现算术、关系、逻辑、相等、条件、位、移位和拼接八种运算符的仿真） 02 Segled ...
Verilog学习笔记（1）:Verilog基础知识
2022-09-19 10:19

Deprula的博客 verilog学习笔记；verilog知识总结；verilog考试知识点汇总；Verilog基础知识
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
已采纳回答 4月13日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 6月20日

悬赏问题

¥20 求计算赫斯特（Hurst）指数
¥15 delta降尺度计算的一些细节，有偿
¥15 Arduino红外遥控代码有问题
¥15 数值计算离散正交多项式
¥30 数值计算均差系数编程
¥15 redis-full-check比较两个集群的数据出错
¥15 Matlab编程问题
¥15 训练的多模态特征融合模型准确度很低怎么办
¥15 kylin启动报错log4j类冲突
¥15 超声波模块测距控制点灯，灯的闪烁很不稳定，经过调试发现测的距离偏大

Verilog学习入门怎么搞

2条回答 默认 最新

问题事件

悬赏问题

2条回答默认最新