该程序需要实现的功能是用VHDL语言设计74LS194移位寄存器模块。移位寄存器是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。74 LS194是一个4位双向移位寄存器
3条回答 默认 最新
- 2022-05-22 21:06回答 1 已采纳 不懂VHDL，盲猜是NXT写成NEXT导致错误：
- 2022-10-11 16:11回答 1 已采纳 module key_new( input wire sclk, input wire rst_n,
- 2022-11-15 21:37回答 2 已采纳 必须写到一个process，或者另外一个process给一个信号到这个process，再分情况付值
- 2022-11-07 20:20Vizio＜的博客 双击 VHDL File 之后，保存文件 VHDLl.vhd，文件名读者可以自己命名，但 文件名一般都是和程序或电路相关的，如在这里我们取名为 decode，保存后出 现如图 6- 13 所的代码编辑窗口。 图 6- 13 中，decode．vhd 是...
- 2023-04-11 11:20回答 2 已采纳 以下内容部分参考ChatGPT模型： 半减器的VHDL描述： library ieee; use ieee.std_logic_1164.all; entity half_subtractor i
- 2022-05-02 21:45回答 1 已采纳 VHDL入门/解惑/经典实例/经验总结, 北航出版社, 黄任
- 2022-04-13 18:27回答 1 已采纳 random()函数要导入random库 from random import randomrandom() #生成小于1的小数
- 2022-04-27 14:26一只活蹦乱跳的大鲤鱼的博客 RTL文件(.vhdl)： 将使用if和case的两种方式分别用两个architecture，使用configration选择 library ieee; use ieee.std_logic_1164.all; entity decoder4_16 is port( a,b,c,d:in std_logic; -- q:out integer ...
- 2022-05-15 10:57回答 1 已采纳 entity h_adder is port(A : in std_logic ;B : out std_logic;SO : out std_logic;CO : out std_logic
- 2022-04-18 11:40回答 1 已采纳 代码有语法错误
- 2023-03-09 10:53回答 6 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
- 2022-01-28 21:19鸽呜顾的博客 本项目中介绍了电子琴系统的整体的设计,并基于超高速硬件描述语言VHDL在相关的芯片上编程实现的。本设计是采用EDA技术设计的一个简易的十三音符电子琴，该系统基于计算机中时钟分频器的原理，可以通过对时钟脉冲的...
- 2021-10-14 10:04回答 1 已采纳 1： 这是个 2 输入与非门，并且将 2 个输入 A,B 连在一起合并成 1 个输入，这个输入始终是 A = B 的，不会存在 A 不等于 B 现象，你画的红圈的逻辑是不存在的。2： NOT 为什么
- 2022-09-07 22:57门牙会稍息的博客 本文介绍Quartus II的使用方法，通过VHDL硬件描述语言编程来实现简单的电路功能。
- 2022-06-24 11:40敲不会啊的博客 vhdl转verilog
- 2021-01-02 01:31Sheep懒的博客 概述1.1EDA简介1.2开发软件quartus简介2.基本原理2.1洗衣机原理2.2定时器原理2.3状态转换原理3.设计方案4.设计验证与测试4.1设计软件环境搭建4.2定时模块实现（DSMK.vhd和DSMK.vwf）4.3状态机实现（ZTJ.vhd和ZTJ.vwf...
- 2023-04-07 15:11虎慕的博客 简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
- 2022-06-21 15:38ONEFPGA的博客 硬件方面 开发FPGA设计，最终的产品是要落在使用FPGA芯片完成某种功能。所以我们首先需要一个带有Intel FPGA芯片的开发板。 本文中设计将采用CYCLONE系列FPGA进行讲解，如果读者有其他系列（必须是Intel FPGA，否则...
- 2024-04-18 10:14数字航海士的博客 模块的编写要有硬件电路思维方式，每一个模块的设计都应考虑是否存在该硬件电路，尽量采用同步设计。 三、编码风格： 每个module应存在于单独的源文件中，源文件名应与其所包含的模块名相同。每个设计都应该有一个...
- 没有解决我的问题, 去提问
问题事件
系统已结题
6月29日
创建了问题
6月21日
悬赏问题
- ¥15 kafka 分区副本增加会导致消息丢失或者不可用吗？
- ¥15 微信公众号自制会员卡没有收款渠道啊
- ¥15 stable diffusion
- ¥100 Jenkins自动化部署—悬赏100元
- ¥15 关于#python#的问题：求帮写python代码
- ¥20 MATLAB画图图形出现上下震荡的线条
- ¥15 关于#windows#的问题：怎么用WIN 11系统的电脑 克隆WIN NT3.51-4.0系统的硬盘
- ¥15 perl MISA分析p3_in脚本出错
- ¥15 k8s部署jupyterlab，jupyterlab保存不了文件
- ¥15 ubuntu虚拟机打包apk错误