Cadence 极点问题

我在做cadence 带隙基准仿真的时候发现了一个在5hz处发现了一个极点，然后我将一个小电阻并联每一个节点和地，经过测试发现该极点要么变化不大，要么又缩小了一个单位级。
我想知道是我哪步不是很规范？

报告相同问题？

提交关注问题

Cadence用ocean脚本导出仿真数据出错测试工具
2021-10-19 23:17

回答 1 已采纳修改以后的ocean脚本如下 ;; open the simulation result in "Dir" openResults("/home/vikinglan/pll_tsmc013/simul
Uber Cadence活动的单元测试上下文
2019-04-25 01:20

回答 1 已采纳 Use TestActivityEnvironment: import ( "go.uber.org/cadence/testsuite" "go.uber.org/cadenc
QFN封装的散热引脚怎么设计 dsp开发 pcb工艺
2021-11-02 15:34

回答 2 已采纳 1：一定要画2：批量产品，机器焊接，这个焊盘需要打几个孔，一般是我们常用的0.3mm的孔就行，看封装，还可以再小一点。这几个孔可以均匀分布在这个焊盘下面，这些孔也是散热的途径。3：要是手工焊接，产品打
[转载] 硬件工程师经典笔试题集锦---（张飞实战电子）
2021-07-26 12:16

碳烤呆头鹅的博客【别找了全在这】硬件工程师经典笔试题集锦！直转链接：https://www.sohu.com/a/312704438_819258 数字电路知识问题，请简要回答之。 (1) 什么是 Setup和 Hold 时间？答： Setup/Hold Time 用于测试芯片对输入信号...
电路设计宝典：主流电路设计软件大盘点
2020-08-28 20:45

工欲善其事必先利其器，工程师要想设计出优秀的电路，首先就要有功能强劲的电路设计软件。本文总结了数款主流的电子电路设计软件，为工程师的电路设计提供参考。
没有解决我的问题, 去提问