收起
加个组合逻辑电路,产生一个输出,不到999的时候输出高,到了999输出低这个输出与CLK信号通过一个与非门后输出,这样,达到999后,CLK信号跟这个信号经过与非门,不再产生时钟输出,计数就停止了。另外,我觉得你这个电路好像有点问题吧,CLK信号怎么同时输入到3个芯片了,那不是同步计数了吗?
报告相同问题?