ヾY 2022-06-29 18:37 采纳率: 66.7%
浏览 26
已结题

问一个关于38译码器链接8255的问题

img


连接译码器为什么用的是Y4引脚这个引脚连接是通过什么来判断的

  • 写回答

1条回答 默认 最新

  • 乐观的study123 2022-06-29 22:14
    关注

    因为8255的地址要求90H～93H,那么A7～A0为1001000～1001011而看你的38译码器引脚接线号得出C对应 A4为1而B为A3为0,A为A2也为0所以对应Y4输出低电平

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

  • 关于译码器的应用问题 有问必答 硬件工程
    2022-10-13 10:40
    回答 3 已采纳 地址译码，也就是地址空间片选信号的译码这题目是用3-8译码器实现A=020-02F 空间 0-F 共 16 个字节B=040-04F 空间 0-F 共 16 个字节C=070-07F 空间 0-F 共
  • 关于微机原理38译码器 硬件工程
    2023-03-19 12:13
    回答 1 已采纳 参考GPT和自己的思路： 根据题目描述，3:8译码器有8位输出，但只有两个芯片需要连接，因此需要选择其中的两位输出连接。选择哪两位输出需要根据具体的应用场景来决定。如果需要控制的设备或器件需要的输出信
  • 38译码器控制数码管的位选如何使2个及以上的数码管亮起来 51单片机 c语言 有问必答
    2021-10-29 19:00
    回答 2 已采纳 假设，8 个排成一条线的流水灯，一次只点亮一个LED ，由左到右慢慢点亮这叫流水灯，也叫走马灯。当流水灯变化很快的时候，这 8 个LED 在人的眼睛看就同时亮了，这叫扫描你的电路，让这 8 个数码管快
  • FPGA实验二2-4译码器设计实验报告原版 fpga开发.pdf
    2022-04-22 13:43
    本实验报告的主要内容是设计和实现一个2-4译码器，使用FPGA（Field-Programmable Gate Array，现场可编程门阵列）作为开发平台。实验的主要目的在于掌握FPGA开发的基本方法和技术，通过设计和实现一个简单的译码器，...
  • 38译码器的ABC怎么选 硬件工程 问答团队
    2022-11-07 19:15
    回答 1 已采纳 用1Kx4的RAM和2kx8的ROM构成3Kx8的存储器最小内存块就是 1K要用 38 译码器做简单的片选译码最小内存块必须是 1K 起始地址必须是 0 或 0x400 的整数倍0x0500 不是 0
  • 程序设计：编写一个哈夫曼编码译码程序。 c语言
    2021-12-30 10:34
    回答 2 已采纳 #include<stdio.h> #include<stdlib.h> #define max 100 const int m=100; int n,i,top=0,firs
  • 3-8译码器到74HC138 开发语言
    2022-05-07 00:42
    回答 1 已采纳 是要仿真图？电路图现成的了，按电路图画仿真即可，莫非电路图有问题。
  • 极化码译码器的MATLAB与FPGA联合仿真方案设计及实现_毕业论文.pdf
    2023-10-29 21:29
    在基于PCIe连接的联合仿真方案中，本文完成了FPGA端逻辑开发、PC端PCIe驱动和C程序开发，并由C程序混合编译生成动态链接库供MATLAB调用，以实现MATLAB与FPGA译码器的交互。 在Xilinx VC707及ZC706开发板上对本文两...
  • 关于方法字符密码编程的简单问题有人会吗？ java
    2022-12-19 20:57
    回答 1 已采纳 package org.sample; import java.util.Scanner; public class CharEncrypt { public static void
  • 74ls138译码实验汇编语言 actionscript 开发语言 有问必答
    2021-10-13 10:23
    回答 3 已采纳 74ls138 是 3线8线译码器这段代码是用枚举的方法，产生（10进制 0-7） 按二进制表示就是 000,001,010,011,100,101,110,111这 0-7 输出到 P1 的低 3
  • 字符转换，文件编译码器制作？ python
    2021-09-07 22:31
    回答 1 已采纳 ```python dict1 = {'a': 1, 'b': 2, 'c': 3, 'd': 4} with open('1.txt', 'r') as f: str1 = f.re
  • 数字电路与逻辑设计实验一 译码器的实现
    2021-04-20 22:20
    Flechazo_z的博客 数字电路与逻辑设计实验一 译码器的实现一、 实验目的二、 实验内容三、 实验方法1、 实验方法2、 实验步骤A. 异或门的VHDL语言与原理图设计B. 3-8译码器的VHDL语言与原理图实现C. 模拟机指令集译码器的VHDL语言设计...
  • FPGA开发仿真流程-三八译码器的实现
    2020-04-28 00:17
    weixin_42856603的博客 FPGA开发仿真流程-三八译码器的实现 3-8译码器真值表 首先建立工程保存至prj 新建verilog文件保存至rtl 编辑代码 3.1 定义模块名（端口列表） 3.2 定义端口性质 3.3 逻辑编辑 下面展示 逻辑模块。 3_8译码器逻辑...
  • decoder_38_verilog_
    2021-10-02 10:20
    总结起来，"decoder_38_verilog_"项目为初学者提供了一个了解和实践Verilog编程的实例，通过设计38译码器的逻辑电路，可以学习到Verilog的基本语法、结构化编程以及如何进行仿真验证。这个项目对于理解数字逻辑和HDL...
  • Java 编程语言单词汇总
    2019-10-29 22:57
    kanoすき的博客 Java 编程语言单词汇总step-01 掌握拓展step-02 掌握拓展step-03 掌握拓展step-04 掌握拓展step-05 掌握拓展step-06 掌握拓展step-07 掌握拓展step-08 掌握拓展step-09 掌握拓展step-10 掌握拓展step-11 掌握拓展...
  • fchedulerdatagram.rar_通讯编程_Others_
    2021-08-10 00:57
    【标题】"fschedulerdatagram.rar" 是一个与通讯编程相关的压缩文件，特别是涉及"Others"类别中的技术。从文件名来看，它可能包含了一种用于调度数据报文的实现，或者是某种特定通信协议下的数据处理工具。 【描述...
  • 一文读懂“语言模型”
    2022-07-25 13:27
    半吊子全栈工匠的博客 ACM上发表的一篇综述性论文——“语言模型的过去、现在和未来”（https://cacm.acm.org/magazines/2022/7/262080-language-models/fulltext），对于了解自然语言处理会有较大帮助，于是老码农擅自起了个略带互联网...
  • 《 汇编语言编程基础 基于 LoongArch 》读书与实践笔记
    2023-02-10 23:35
    loongsoner的博客 好记性不如烂笔头，在此记录与分享一下《 汇编语言编程基础 基于 LoongArch 》读书与实践笔记。如文中出现错误，欢迎在评论区留言讨论，我会尽快修改更新 :-)
  • VHDL.rar_VHDL语言与数字_vhdl_vhdl ppt_vhdl程序设计
    2022-09-20 14:39
    VHDL，全称Very High Speed Integrated Circuit Hardware Description Language，是一种用于电子设计自动化（EDA）的硬件描述语言，广泛应用于数字系统的建模、仿真和综合。这个“VHDL.rar”压缩包包含了学习VHDL...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 10月13日
  • 已采纳回答 10月5日
  • 创建了问题 6月29日