在一条线上加了一个三态门,是为了缓冲?滤波?用verilog怎么描述这个输出个输入,求解
请问这个电路是在干嘛,#modelsim#电路#三态门
在一条线上加了一个三态门,是为了缓冲?滤波?用verilog怎么描述这个输出个输入,求解
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
1条回答 默认 最新
- 老皮芽子 2022-08-09 10:31关注
我想你问的应该是 IBUF,OBUF,IOBUF
这是 FPGA 管脚用的缓冲,多数设计在 FPGA 综合布线自动产生。我们可以不用理会。
初学者可以不用理会这些原语的用法。有兴趣可以在网上搜下“FPGA 原语使用” ,按照使用说明直接在 verilog 中例化就行。
这些原语主要是用来约束 FPGA 管脚的一些属性,比如管脚的电平范围,是否加上拉下拉电阻。不同厂家不同系列的芯片,在细节上会有些不同。解决 1无用
悬赏问题
- ¥15 关于#c##的问题:最近需要用CAT工具Trados进行一些开发
- ¥15 南大pa1 小游戏没有界面,并且报了如下错误,尝试过换显卡驱动,但是好像不行
- ¥15 没有证书,nginx怎么反向代理到只能接受https的公网网站
- ¥50 成都蓉城足球俱乐部小程序抢票
- ¥15 yolov7训练自己的数据集
- ¥15 esp8266与51单片机连接问题(标签-单片机|关键词-串口)(相关搜索:51单片机|单片机|测试代码)
- ¥15 电力市场出清matlab yalmip kkt 双层优化问题
- ¥30 ros小车路径规划实现不了,如何解决?(操作系统-ubuntu)
- ¥20 matlab yalmip kkt 双层优化问题
- ¥15 如何在3D高斯飞溅的渲染的场景中获得一个可控的旋转物体