使用multisim模拟仿真软件，做一个忆阻双T网络混沌振荡器，将电路中的理想乘法器替换成ad633jn后，如下图1，2，电路会报错，偶尔成功运行了，测a点和bcd点波形的X-Y图得出的结果也和模拟乘法器的结果完全不同
尝试过替换不同的乘法器或者运放，以及修改电阻电容的值，均无果，请求各位解决。
b和a的XY图
正常：
非正常：
理想乘法器与ad633的关系问题
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
0条回答 默认 最新
- 2021-09-29 19:45回答 2 已采纳 是印错了，应该是 1
- 2021-10-23 21:36回答 1 已采纳 除也需要点除即./ Z = sin(sqrt(X.^2+Y.^2))./(sqrt(X.^2+Y.^2)); % XY都要大写 有帮助望采纳呢
- 2021-11-23 14:17回答 3 已采纳 //wave 有符号数，仿真按有符号数来 module dds( input wire sclk, input wire rst,
- 2023-04-07 15:11虎慕的博客 简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
- 2021-12-09 12:43回答 1 已采纳 reg [7:0] a; reg [7:0] b; reg [15:0] c; reg [3:0] i; //c=a*b always@(a,b) b
- 2022-10-05 11:21回答 4 已采纳 https://www.cnblogs.com/TDTX/p/15593961.html
- 2017-11-19 13:49回答 5 已采纳 ``` ``` 最终效果如图： 
- 2022-06-10 18:04涛涛呐～的博客 运算放大器基础知识
- 2023-04-19 14:37回答 2 已采纳 assign a = {16{i_a}}; assign b = {16{i_b}}; assign {a1, a0} = a; assign {b1, b0} = b; wire
- 2022-08-24 21:14回答 5 已采纳 可以读出来规范化一下： import pandas as pd import numpy as np Merage_2.loc[(Merage_2['订单关闭原因'].str.contains(
- 2022-06-04 10:30回答 3 已采纳 #include <iostream> using namespace std; #include<stdio.h> int main() { double a
- 2020-11-24 17:21weixin_39731807的博客 虹小科：带你深入了解FPGA开发设计之设计输入&综合zhuanlan.zhihu.com布局布线 Place&Route01 布局我们前面做的那些设计流程得到的LUT门级网表就好比一个购物清单，即LUT门级网表。网表里提供的仅仅是从...
- 2022-04-26 08:51回答 3 已采纳 大循环下print()换行每一行最后换行的意思
- 2023-12-06 20:15lu2289504634的博客 AD9164是一款高性能的16位数模转换器（DAC）和支持6 GSPS更新速率的直接数字合成器（DDS）。DAC内核基于与2×插值滤波器耦合的四开关架构，在某些模式下可实现高达12 GSPS的有效DAC更新速率。高动态范围和带宽使这些...
- 2022-09-19 09:30dtge的博客 整数 － 减法 整数 * 乘法 整数和实数 SLL等 移位 bit或布尔类型的一维数组 4.3 关系运算符： 操作符 功能 操作数类型 = 等于 任何数据类型 /= 不等于 任何数据类型 小于 integer、real、 bit、 std_logic等及其一维...
- 没有解决我的问题, 去提问
问题事件
系统已结题
10月13日
创建了问题
10月5日
悬赏问题
- ¥15 PCL注册的选点等函数如何取消注册
- ¥15 问一下各位，为什么我用蓝牙直接发送模拟输入的数据，接收端显示乱码呢，米思齐软件上usb串口显示正常的字符串呢？
- ¥15 Python爬虫程序
- ¥15 crypto 这种的应该怎么找flag？
- ¥15 代码已写好，求帮我指出错误，有偿！
- ¥15 matlab+波形匹配算法
- ¥15 转录组分析做聚类树图时癌旁组被分到了癌组
- ¥15 大一Python字典
- ¥15 multisim电路设计（相关搜索：设计报告）
- ¥15 PC-lint Plus