关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
m0_74525996
2022-11-01 19:27
采纳率: 100%
浏览 626
首页
硬件开发
已结题
Allegro怎么查看走线长度阿,求帮助
pcb工艺
遇到一个问题,板子上有根走线,怎么才能看到它的长度呢,关键是还换了几次层
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
收藏
举报
1
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
不觉明了
2022-11-01 19:32
关注
可以用菜单中的Show命令,find那里选择net就可以看到整个网络的长度了
望采纳
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
无用
评论
打赏
微信扫一扫
点击复制链接
分享
举报
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(0条)
向“C知道”追问
报告相同问题?
提交
关注问题
allegro
ddr3
走线
的相关操作
2025-08-25 14:17
za1905的博客
第二部分重点讲解了在
Allegro
中进行DDR3布线的完整流程:包括OrCAD中设置可交换引脚组、布线时的
长度
匹配要
求
(数据组20mil误差,地址组50mil),以及完成布线后网表回退到原理图的步骤。文章通过图文结合的方式,为...
Cadence
Allegro
走固定
长度
的线图文教程及视频演示
2021-12-22 21:02
硬小二的博客
⏪《上一篇》 《总目录》 ⏩《下一篇》 目录 视频演示 1,概述 2,详细操作方法 3,总结 视频演示 Cadence
Allegro
走固定
长度
的线 B站关注“硬小二”浏览更多演示视频
Allegro
如何取消
走线
记忆功能
2023-01-06 11:48
行者有路hh的博客
在弹出的对话框左侧选择Route(布线)→Connect(连接),在acon_on_width_override_retian(
走线
宽度不保留)后面的框打钩。...
Allegro
的
走线
记忆功能在画板时,有时候反而会降低设计的速度,那如何取消呢?
Cadence
Allegro
开启与关闭
走线
线宽记忆功能方法图文教程及视频演示
2022-01-04 23:12
硬小二的博客
走线
记忆功能是指,在
走线
时
走线
宽信息会默认与上次
走线
信息保持一致。本文简单介绍开启与关闭
走线
记忆功能点的方法。
Cadence
Allegro
导出Etch Length by Net Report报告详解
2023-03-12 23:11
硬小二的博客
本文简单介绍什么是Etch Length by Net Report,以及该报告作用和导出方法。
Cadence
Allegro
导出Etch Detailed Length Report报告详解
2023-03-10 21:11
硬小二的博客
本文简单介绍什么是Etch Detailed Length Report,以及该报告作用和导出方法。
Cadence
Allegro
线长-绝对传输延迟显示设置图文教程及视频演示
2021-12-22 20:57
硬小二的博客
在PCB设计中,为了满足时序的要
求
,有的信号线会要
求
线长在某个范围内,这时我们
走线
时就需要实时关注已经
走线
的
长度
。本文简单介绍
Allegro
中打开线长(绝对传输延迟)实时显示的方法。
Cadence
Allegro
导出Etch Length by Pin Pair Report报告详解
2023-03-12 23:15
硬小二的博客
本文简单介绍什么是Etch Length by Pin Pair Report,以及该报告作用和导出方法。
快速掌握
Allegro
PCB布线打孔专题
2023-06-25 06:39
硬小二的博客
2,大纲 Cadence
Allegro
走线
Option详细介绍 Cadence
Allegro
走固定
长度
的线 Cadence
Allegro
蛇形
走线
方法 Cadence
Allegro
走线
包地打孔-走包地孔方法 Cadence
Allegro
删除
走线
包地孔方法 ...
基于Cadence
Allegro
的智能多媒体路由器的PCB设计.pdf
2021-07-25 00:48
2. 串扰问题:设计时尽量减少信号线的平行
长度
,采用增加
走线
间距的方式减小容性串扰;同时减小传输线上的电流,以减少电感耦合。 3. 信号线设计:在PCB设计中,应根据特性阻抗确定
走线
参数,使用专业工具(如...
Allegro
走等长线设置
2022-03-28 12:53
宁静致远2021的博客
Allegro
走等长线设置cadence PCB走等长线设置 https://www.sohu.com/a/250499005_657253 提到绕等长的问题,就不得不说一下等长约束规则的设置了。在
allegro
的规则管理器里,只有你想不到的规则,没有设置不了的。...
Cadence-
ALLEGRO
快速入门-从快捷键开始(持续更新)
2025-11-22 16:03
苦瓜大王_WK的博客
本文从快捷键开始,带领读者快速熟悉
allegro
环境,附带入门时常见问题。与AD/嘉立创对比,希望可以对有eda基础的同学有所
帮助
。
Cadence
Allegro
使用约束管理器检查线长是否符合要
求
图文教程及视频演示
2021-12-24 21:39
硬小二的博客
在高速电路板的设计中,对很多网络的线...为了保证所有需要匹配
长度
的网络线长均符合要
求
,在设计完成后,通常需要使用约束管理器的分析模式来检查线长。本文简单介绍使用
Allegro
软件检查线长是否符合要
求
的一种方法。
Allegro
23.1新功能之软件自带阻抗计算工具操作指导
2025-05-05 13:07
不觉明了的博客
Allegro
升级到了23.1后,软件新增了一个自带阻抗计算的功能,如下图。Propagation velocity:传输速度,单位是光速的多少倍。Dielectric constant输入介电常数,这里使用常规4。新功能之软件自带阻抗计算工具。如何...
Cadence
Allegro
导出Summary Drawing Report报告详解
2023-03-28 00:00
硬小二的博客
Average ratlength (cm):
走线
平均
长度
Double-sided rat density:双侧
走线
密度 3.4,Etch Layer Statistics 如下图所示Etch Layer Statistics显示的项目信息如下: Laye:
走线
层 Clines/Carcs:
走线
数量 ...
Cadence
Allegro
PCB Editor 学习笔记——常用规则设置(保姆级教程)
2025-06-05 22:18
小王同学 vx:W407460495w的博客
图24 1.4.6引脚延迟(Pin Delay) 在高速PCB设计中,除了完成
走线
长度
的等长以外,还要对元器件封装本身的引脚
长度
进行设置,所谓的封装本身
长度
指的是元器件内部的引脚
长度
,这个
长度
可以参考芯片厂家提供的数据,...
Cadence
Allegro
导出Properties on Nets Report报告详解
2023-03-24 23:34
硬小二的博客
查看
该报告可检查网络的相关约束是否合理。 3,Properties on Nets Report示例 如下图所示Properties on Nets Report显示的项目信息如下: Net Name:报告网络名称 NET_BUS_NAME:报告网络总线名称 ...
Cadence
Allegro
导出Symbol Pin Report报告详解
2023-04-09 23:42
硬小二的博客
2,Symbol Pin Report作用 Symbol Pin Report是按照所在层报告所有网络的
长度
和宽度,以及在报告宽度下,连续
走线
的
长度
信息。 3,Symbol Pin Report示例 如下图所示Symbol Pin Report显示的项目...
Cadence
Allegro
全局修改线宽和线距约束图文教程及视频演示
2021-12-24 21:42
硬小二的博客
在使用
Allegro
软件进行线宽线距等约束规则的设置时,需要设置很多类型的线宽值或距离值,而多数情况下我们只需要设置1个数值即可,这样一个一个输入进行设置的话就会比较费时。本文减少一种全局修改某个线宽或者线距...
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
系统已结题
11月9日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
已采纳回答
11月1日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
11月1日