awake-t 2022-11-30 20:16 采纳率: 0%
浏览 858
已结题

逻辑设计有没有会的啊，价格不够可以私下再聊，学号为201921177002，201921177003，201921177004

使用真实日志行为模型实现如图1所示的一位全加法器。用方框图列出Verilog代码

img

img

  • 写回答

3条回答 默认 最新

  • LongerTaki 2022-12-01 14:07
    关注

    6 华盛顿理工哥

    评论

报告相同问题？

问题事件

  • 系统已结题 12月8日
  • 修改了问题 11月30日
  • 创建了问题 11月30日