不会奔跑的熊 2023-03-02 16:43
浏览 244
已结题

使用verdi 未定义的模块 undefined module

img


Verdi中显示未定义的模块，无法点开进入接口module，无法查看借口中定义的信号,求指导

  • 写回答

0条回答 默认 最新

    报告相同问题？

    • verdi 使用手册 啊打发法
      2024-12-17 18:42
      总结以上内容，Verdi 2022.06手册为用户提供了全面的更新信息，涵盖了软件使用中的重要变更、性能优化和功能增强等。这些改进旨在提升用户在进行集成电路设计和验证时的调试效率和准确率，是工程师在硬件调试工作中...
    • 如何用Verdi APP抽出某个指定module的interface hierarchy
      2025-09-15 23:37
      元直数字电路验证的博客 摘要：本文详细介绍了如何在Synopsys Verdi工具中提取指定模块的接口层次结构。首先需确保已编译生成KDB数据库或FSDB波形文件。通过GUI操作时，可在Design Hierarchy窗口搜索目标模块，使用nSchema视图查看端口和...
    • 介绍如何在ubuntu安装vcs和verdi
      2025-03-19 17:47
      介绍如何在ubuntu安装vcs和verdi
    • vcs+verdi模块级仿真的环境
      2025-12-22 19:59
      vcs+verdi模块级仿真的环境
    • VCS与Verdi使用中遇到的问题
      2022-09-12 12:36
      KZJ的上升沿的博客 1.安装好Verdi、vcs、scl后运行遇到缺少libpng的库 解决办法：直接将该库加入系统中，位置放在 /usr/lib/x86_64-linux-gnu/（网上可以下载到） 2.启动vcs总是报illegal option -h 解决办法：执行两个命令 rm -f /bin...
    • verdi的使用方法总结经验
      2022-11-12 22:45
      Verdi是一款强大的调试工具，主要用于调试RTL（寄存器传输级）代码，它提供了一种图形化的方式来查看和分析复杂的数字电路行为。以下是对Verdi使用方法的详细总结： 1. **View Full Hierarchy of Signal**：通过...
    • verdi 功能学习 资料
      2023-12-15 14:33
      Verdi 是一种功能强大且功能学习资料，旨在帮助用户更好地理解复杂设计，快速追溯 bug 的根源，并在友好的一体化环境中进行调试和验证。本文档将对 Verdi 的功能和使用方法进行详细介绍。 一、技术背景 Verdi 基于...
    • Verdi工具fsdbreport使用指南[源码]
      2025-11-25 11:15
      Verdi工具是设计验证领域中一款强大的调试和分析软件，fsdbreport作为Verdi中的一部分，专门用于从FSDB（Fast Signal Database）文件中提取信号值并以可读的方式展示。FSDB文件是仿真数据的存储格式，包含了仿真的...
    • verdi加载vhdl和verilog混合RTL设计的详细方法
      2019-01-10 09:09
      在数字逻辑设计和验证领域中，混合使用VHDL和Verilog进行RTL设计是常见的实践，尤其是在团队中需要协同工作或结合现有的设计资源时。然而，在使用Verdi等仿真工具进行混合语言RTL设计验证时，可能会遇到信号跟踪的...
    • Verdi使用教程.pdf
      2021-03-25 09:01
      6. 使用技巧：用户在使用Verdi进行设计调试时可以使用高级调试技术，如使用断言、编写覆盖率驱动的测试以及采用事务级别的调试来提高调试的效率和效果。 7. 兼容性与集成：Verdi可以与多种其他EDA工具集成，为用户...
    • verdi用法小结转载自芯片验证日记
      2023-03-07 00:01
      总结，Verdi 是一个强大的验证工具，通过有效的配置和使用，能够极大地提升验证效率，帮助工程师快速理解和解决设计中的问题。对于每一个 Verilog 或 SystemVerilog 设计者来说，掌握 Verdi 的使用是必不可少的技能...
    • 简单的vcs和verdi仿真
      2025-12-24 22:11
      简单的vcs和verdi仿真
    • Verdi and Siloti Command Reference
      2023-04-11 15:16
      Verdi和Siloti命令参考指南 Verdi是一款强大的IC验证工具，主要针对fsdb模型进行操作，这是Synopsys公司的Verification ContinuumTM平台的一部分。fsdb文件是VCD（Value Change Dump）文件的一种压缩和优化版本，...
    • verdi详细安装文档
      2022-08-10 18:11
      verdi 安装完成后，可以使用 verdi 工具来设计和验证集成电路。verdi 提供了许多功能强大的工具和功能，例如设计捕获、仿真、 timing 分析、形式验证等，可以满足各种集成电路设计需求。 在安装 verdi 之前，需要...
    • Linux下VCS与Verdi联合仿真教程[项目源码]
      2025-11-14 11:27
      Linux环境下使用VCS和Verdi进行联合仿真是集成电路(IC)设计领域的一项重要技术。VCS（Verilog Compiled Simulator）是一种快速的仿真工具，它能有效地编译Verilog代码，并执行仿真测试。Verdi则是一个高级的波形查看...
    • verdi使用
      2025-05-08 17:14
      编程驴子的博客 1 命令行选项#2 查看图形常用操作##2.1 颜色快捷键c给选中的对象标记颜色nSchema菜单取消所有标记的颜色主菜单(或nSchema菜单)-> Tools1. 在Color Theme处可以选择主题颜色, ... Type处可以设置特定元素的颜色和线型.
    • verdi使用技巧
      2025-07-31 11:26
      shimmy_lee的博客 Source -> Fine Scope(快捷键S)打开窗口，在filter内通过**通配符去搜索目标字段的模块，enter即可显示符合字段的模块。适用于大型设计，hierarchy特别深的设计中。Source-> Find String 快捷键/ 与gvim快捷键相同。...
    • VCS和verdi的实现编译verilog代码
      2023-07-27 22:49
      本文将详细介绍如何使用VCS和Verdi来实现编译和调试Verilog代码。 **VCS编译Verilog代码** 1. **设置环境**：首先确保你已经安装了VCS，并且将其添加到系统的PATH环境变量中，以便于在任何目录下都可以调用VCS命令...
    • Verdi的使用技巧总结（二）
      2025-02-08 16:11
      ty_xiumud的博客 Verdi的使用技巧总结（二） 信号重命名为指定字符 信号重命名为指定字符 选中一个信号，在nWave窗口，选择Waveform，选择Edit Alias，选择一个Table或新加一个Talble，选择重命名的字符以及对应的值，选择背景颜色，...
    • 没有解决我的问题, 去提问

    问题事件

    • 请提交代码 1月23日
    • 系统已结题 3月10日
    • 创建了问题 3月2日