NMOS 集成电路布局设计

Question

已知Vout = 0.1 时，该电路中四个NMOS的W/L和5k电阻的的LR/WR 如下图所示：

任务要求: 请设计制作一个完整的电路布局，以及形成每一层的必要掩模（从掩模1到掩模4）：按照MOSIS的设计规则，使布局尽量紧凑

Answer 1

NMOS和PMOS详解以及电路设计

可以借鉴下
https://blog.csdn.net/chengoes/article/details/105745281