futoubang209 2023-07-17 14:53 采纳率: 0%
浏览 64
已结题

FS32K144UAT0VLLT比较器模块功能模块代码

NXP汽车型单片机FS32K144UAT0VLLT,比较器模块,基本功能已有代码,希望有经验的朋友提供外部采样方式和窗口控制模式的代码,主要实例代码就行了,没有时间搞,基础代码如下,两个需求框图如下:

#include "S32K144.h" /* include peripheral declarations S32K144 */
#include "s32_core_cm4.h"

void WDOG_disable (void)
{
    WDOG->CNT=0xD928C520;      //解锁看门狗
    WDOG->TOVAL=0x0000FFFF;     //把时间配置为最大
    WDOG->CS = 0x00002100;   //关闭看门狗
}
void SOSC_init_8MHz(void)
{
      SCG->SOSCDIV=0x00000101;  //SOSCDIV1 & SOSCDIV2 =1:  分频/1
      SCG->SOSCCFG=0x00000024;  //Range=2: 选择晶体振荡器的中频范围 (SOSC 1MHz-8MHz)
                              // HGO=0:   控制晶体振荡器的工作功率模式 --低功率模式
                              // EREFS=1: 外部参考选择OSC内部晶体振荡器
      while(SCG->SOSCCSR & SCG_SOSCCSR_LK_MASK); //等待SOSCCSR解锁 寄存器解锁后才可写入
      SCG->SOSCCSR=0x00000001;  // LK=0:  SOSCCSR可以写
                              // SOSCCM=0: 系统OSC时钟监视器被禁用
                              // SOSCEN=1: 启用系统OSC
      while(!(SCG->SOSCCSR & SCG_SOSCCSR_SOSCVLD_MASK)); //等待系统OSC成功启用,输出时钟有效
}


void SPLL_init_160MHz(void)
{
      while(SCG->SPLLCSR & SCG_SPLLCSR_LK_MASK); //等待SPLLCSR寄存器解锁  寄存器解锁后才可写入
      SCG->SPLLCSR = 0x00000000;  // LK=0: SPLLCSR可以写入
                                              // SPLLEN=0: SPLL禁用
      SCG->SPLLDIV = 0x00000302;  // SPLLDIV1 分频/2; SPLLDIV2 分频/4
      SCG->SPLLCFG = 0x00180000;  // PREDIV=0: 锁相环参考时钟分频因子
                                // MULT=24:  SPLL时钟频率的乘法因子
                                // SPLL_CLK = 8MHz / 1 * 40 / 2 = 160 MHz    SPLL_CLK = (VCO_CLK)/2  VCO_CLK = SPLL_SOURCE/(PREDIV+1)*(MULT+16)
      while(SCG->SPLLCSR & SCG_SPLLCSR_LK_MASK); //等待SPLLCSR寄存器解锁  寄存器解锁后才可写入
      SCG->SPLLCSR = 0x00000001;  // LK=0: SPLLCSR可以写入
                                // SPLLCM=0: SPLL时钟监视器被禁用
                                // SPLLEN=1: 开启SPLL
      while(!(SCG->SPLLCSR & SCG_SPLLCSR_SPLLVLD_MASK)); //等待SPLL成功启用,输出时钟有效
}

void NormalRUNmode_40MHz (void)
{
    SCG->RCCR=SCG_RCCR_SCS(6)   // SPLL做为系统时钟源
    |SCG_RCCR_DIVCORE(0b11)     // DIVCORE=3, 分频/4: Core clock = 160/4 MHz = 40 MHz
    |SCG_RCCR_DIVBUS(0b11)      // DIVBUS=3, 分频/4: bus clock = 160/4 MHz = 40 MHz
    |SCG_RCCR_DIVSLOW(0b111);   // DIVSLOW=7, 分频/8: SCG slow, flash clock= 160/8 MHz = 20MHZ
    while (((SCG->CSR & SCG_CSR_SCS_MASK) >> SCG_CSR_SCS_SHIFT ) != 6) {}//等待系统时钟源成功选择SPLL
}

void CMP0_Init(void)
{
    PCC->PCCn[PCC_PORTE_INDEX] |= PCC_PCCn_CGC_MASK; //使能PTE端口时钟
    PORTE->PCR[8] = PORT_PCR_MUX(0); //Port E8: MUX = ALT0,CMP0_INT3 PTE8端口复用为CMP0_INT3
    PORTE->PCR[3] = PORT_PCR_MUX(7); //Port E3: MUX = ALT7,CMP0_OUT PTE3端口复用为CMP0_OUT
    PCC->PCCn[PCC_CMP0_INDEX] |= PCC_PCCn_CGC_MASK; //使能CMP0时钟

    CMP0->C0 = 0x00001640;//高速转换,不反转,经过过滤输出,4采样数

    CMP0->C1 = 0x08089F37;//VDDA为参考电压,比较器正端口INPSEL为自模拟8-1 mux
    //比较器负端口为8位DAC输出,打开通道3输入,DAC使能
    //PSEL选择IN3 ,MSEL选择IN7(没有用)
    //DAC电压选择DACO = (Vin/256) × (VOSEL[7:0] + 1) = 1.1V


    CMP0->C2 = 0xA6000200;//循环使能,负端口固定,IN3为固定输入, INITMOD = 10 > ((30us / 8us) = 3.75)

    CMP0->C2 |= (0xFF << 16); // Clear register flags CHxF  

    CMP0->C0 |= (1 << 8);     // Enable comparator
}

int main(void)
{
    WDOG_disable();                   //关闭看门狗

    SOSC_init_8MHz();                 //配置系统振荡器为外部8MHZ
    SPLL_init_160MHz();               //使用SOSC 8MHZ配置SPLL 为160 MHz
    NormalRUNmode_40MHz();            //配置系列时钟40MHz, 40MHz总线时钟
    
    CMP0_Init();                       //配置比较器 PTE8输入 PTE3输出

    while(1)
    {

    }
    return 0;
}

img

img

  • 写回答

4条回答 默认 最新

  • futoubang209 2023-07-18 16:52
    关注

    解决该问题可以增加打赏

    评论

报告相同问题?

问题事件

  • 已结题 (查看结题原因) 7月21日
  • 赞助了问题酬金15元 7月18日
  • 修改了问题 7月18日
  • 创建了问题 7月17日

悬赏问题

  • ¥15 Qt安装后运行不了,这是我电脑的问题吗
  • ¥15 数据量少可以用MK趋势分析吗
  • ¥15 使用VH6501干扰RTR位,CANoe上显示的错误帧不足32个就进入bus off快慢恢复,为什么?
  • ¥15 大智慧怎么编写一个选股程序
  • ¥100 python 调用 cgps 命令获取 实时位置信息
  • ¥15 两台交换机分别是trunk接口和access接口为何无法通信,通信过程是如何?
  • ¥15 C语言使用vscode编码错误
  • ¥15 用KSV5转成本时,如何不生成那笔中间凭证
  • ¥20 ensp怎么配置让PC1和PC2通讯上
  • ¥50 有没有适合匹配类似图中的运动规律的图像处理算法