为什么A12不能是0?输出端A19 18 17 15 13 12全为1的话,输出端为1,译码器无效,不应该是C吗?但是答案是D,麻烦详细解释一下

为什么A12不能是0?输出端A19 18 17 15 13 12全为1的话,输出端为1,译码器无效,不应该是C吗?但是答案是D,麻烦详细解释一下

拆开来说,A17与A18或门,然后和19,15,13,12经过与门,最后非门输出。如果全是1,A17,18或门之后是1,再和其他端口与门之后还是1,最后经过非门结果输出是0,低电平有效,可以。答案D是因为A12为0,经过与门非门后输出为1,错误喽