能帮忙看看吗？
modelsim为啥加载完这个开始界面就没了，进不去界面，是闪退还是咋了，该怎么解决啊？（破解完了的，没破解时也同上所说打不开……）
问一下modelsim打不开，也不跳报错框，啥也没有……怎么办啊？
能帮忙看看吗？
modelsim为啥加载完这个开始界面就没了，进不去界面，是闪退还是咋了，该怎么解决啊？（破解完了的，没破解时也同上所说打不开……）
- 写回答
- 好问题 0 提建议
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
threenewbee 2023-08-07 22:37关注用管理员权限试试看，关闭杀毒软件。
再不行，试试看兼容属性，设置为windows xp或者windows 7模式本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 无用评论 打赏举报 编辑记录 分享
- 2024-03-05 21:00cszqldn的博客 我用的是2020版本，之前网上搜的老方法比如voptflow=0或注释掉，又或者直接在transcript输入仿真命令，统统不管用了。
- 2023-10-29 20:01小智5287的博客 问题背景： 1、使用vivado直接仿真的时候没有报错。 2、在vivado中调用modelsim的时候报错。 报错的代码： module iic_write( input clk, input rst, output scl, input en, inout sda ); reg scl； …… 报错的意思...
- ShareWow丶的博客 又遇到新的联合仿真报错啦！
- 2021-10-30 22:31Smart_Devil的博客 Vivado自带的仿真，个人觉得跑一些小模块的仿真还是可以的，不过跑大的仿真系统...（有时候版本不匹配也能用，不过还是建议尽量匹配版本的好，省得出一些奇怪的问题） 然后准备编译仿真库，打开Vivado，先打开Settings
- 2019-01-07 20:40技术小咖龙的博客 下面介绍一下使用ModelSim仿真时经常出现的一些问题的解决方法： 1、Can't launch the ModelSim-Altera software 这是由于Quartus II 软件中与 Modelsim 关联设置不对，即 modelsim 路径设置有误。解决方法如下...
- 2021-10-26 23:09乌拉大喵喵的博客 假设现在已经写好了一个电路vhdl，编译也没问题了，什么都没问题了，就差仿真了。 设置testbench语言 这里使用Verilog语言，因为从网上看的，说VHDL的testbench比较难，所以这里就用Verilog吧，确认。 生成...
- 2022-02-15 14:37卯【金】刀的博客 vivado和modelsim的快速联合仿真
- 2019-10-20 19:55Upsame的博客 ISE和Modelsim联合仿真（转） ...我也迷糊了不少时间，查查找找，终于弄明白了，所以有了本文，和大家分享一下。我尽量讲得详细点儿，多多上图。 我的环境： Windows 7 64位，Xilinx ISE Design ...
- 2021-08-20 14:09余睿Lorin的博客 ** Error: (vdel-42) Unsupported ModelSim library format for "F:/FPGA_ FILE/FSM/simulation/modelsim/rtl _work". (Format: 4 ) . ** Warning: (vdel-57) Library 'F:/FPGA_ FILE/FSM/simulation/modelsim/...
- 2022-01-10 18:45weixin_43328536的博客 我遇到的问题是因为crc16组合逻辑输入有高阻态，把高阻修改掉就好了……
- 2021-07-28 10:54wkonghua的博客 在配置好仿真环境以后，通过vivado调用modelsim时，出现了以下报错： # ** Error: ../../../../ZC702.srcs/sources_1/bd/system/ipshared/03a9/hdl/axi_protocol_checker_v2_0_vl_rfs.sv(5554): (v...
- 2018-06-22 16:04heuhuirnh的博客 modelsim仿真遇到的一些问题最近两年从FPGA转到IC设计之后，开发系统也是一直在linux上，以前FPGA开发使用的windows上的一些工具都比较生疏了。最近重下载了modelsim，写了个工程调试了一下，当中遇到了不少bug，...
- 2020-03-18 21:31To丶紫罗兰的博客 1、仿真环境：ModelSim-altera 10.3 2、FPGA设计环境：Quartus ii 15.0 3、操作系统：Windows 10 二、问题叙述 最近笔者在调试Altrera FPGA自带的FFT核，在使用ModelSim仿真的时候出现了以下错误： 错误提示...
- 2025-01-07 18:59米琪脆脆屋的博客 事情是这样的，好久没有使用VS-Code编写Verilog了，今天想回顾一下，无论是打开以前的代码还是新开文件，所有Verilog代码第一行都会报错，如下：报错：根据（vlog-66）全网搜寻之后，发现可能是联合Modelsim的设置...
- 2021-06-10 21:20西北旺梁朝伟的博客 Quartus搭配Modelsim仿真全流程教学，可能遇到的问题以及解决方法
- 2017-04-07 10:06weixin_34160277的博客 四、You selected Modelsim-Altera as Simulation Software in EDA Tool Settings,however…… You selected ModelSim-Altera as Simulation Software in EDA Tool Settings,however NativeLink found ModelSim in ...
- 2022-05-17 09:50Fighting_FPGA的博客 掌握独立采用Modelsim进行仿真的方法。 掌握Matlab实现txt文档与图像之间相互转换的方法。 掌握FPGA进行经典图像处理的方法。
- 2020-04-18 21:47者乎之类的的博客 一.quartus联合modelsim 1.编译仿真库。报错就报错吧。可不用管。 2.将编译好的仿真库中的modelsim.ini文件中的图中内容复制到modeltech64_10.4路径下的modelsim,ini对应部分。这一步的作用是在Modelsim SE中映射...
- 2022-04-08 14:35空调菌的博客 持续更新中…… A.警告 1.Warning (12019): Can't analyze file -- file led_test.v is missing 其实就是找不到这个文件，我们可以在quartus的配置文件.qsf文件中进行修改。如下所示。 首先打开你的工程的.qsf...
- 没有解决我的问题, 去提问
问题事件
系统已结题
8月15日
已采纳回答
8月7日-
创建了问题
8月7日