NewYoungster 2019-09-19 11:25 采纳率: 0%
浏览 529

xilinx官网代码文档编译不通过(FPGA SP605)

1.这几天在研究sp605(spartan6,环境是ISE14.7)通过PCIE与PC端进行通信的工作。

于官网下载了PCIE的技术文档(sp605_pcie_gen_x1_xp065_13.4:https://china.xilinx.com/products/boards-and-kits/ek-s6-sp605-g.html?resultsTablePreSelect=xlnxdocumenttypes:SeeAll#documentation)

也下载了相对应的官网程序(如图2),但是在编译过程中会报错(如图1),找了许久也没有发现.ucf(管脚约束文件),添加example_design 中的.ucf后还是有错误,希望大神多指导。

怀疑点:
1.工程文件有两个(如图3),可能不太一样,其中有一个打不开
2.缺少差分时钟的定义,(我修改过还是有误)。

图一
图片说明

图二
图片说明

图三
图片说明

联系方式:QQ:997107504
微信:uoyevoliii

  • 写回答

1条回答 默认 最新

  • 关注
    评论

报告相同问题?

悬赏问题

  • ¥15 如何在scanpy上做差异基因和通路富集?
  • ¥20 关于#硬件工程#的问题,请各位专家解答!
  • ¥15 关于#matlab#的问题:期望的系统闭环传递函数为G(s)=wn^2/s^2+2¢wn+wn^2阻尼系数¢=0.707,使系统具有较小的超调量
  • ¥15 FLUENT如何实现在堆积颗粒的上表面加载高斯热源
  • ¥30 截图中的mathematics程序转换成matlab
  • ¥15 动力学代码报错,维度不匹配
  • ¥15 Power query添加列问题
  • ¥50 Kubernetes&Fission&Eleasticsearch
  • ¥15 報錯:Person is not mapped,如何解決?
  • ¥15 c++头文件不能识别CDialog