设计一个时序电路,使其状态按2421(B)循环,并能自启动

Question

设计一个时序电路,使其状态按2421(B)循环,并能自启动，要求提供设计电路图

Answer 1

引自强大而免费的微信小程序：皆我百晓生。

设计一个时序电路，使其状态按照2421(B)循环，并且能够自启动。这里使用D触发器或四位二进制触发器来实现。

1. 电路分析与功能描述
时序电路需要具有以下功能：

• 状态按照2421(B)循环，即0 - 2 - 4 - 2 - 1 - 0；
• 能够自启动，即电路初始状态为0，并且在每次循环的最后一个状态时回到初始状态。

2. 电路设计步骤
下面是设计该时序电路的具体步骤：

2.1 状态定义
首先定义电路的状态以及状态之间的转换关系。根据题目要求，状态为0、2、4、1四种情况，且按照0 - 2 - 4 - 2 - 1 - 0的顺序循环。

2.2 状态转换表
根据状态定义，可以得到以下状态转换表：

当前状态	输入信号(0或1)	下一个状态
0	0	0
0	1	2
2	0	4
2	1	2
4	0	2
4	1	1
1	0	0
1	1	2

根据状态转换表可以知道，在当前状态的基础上，输入信号(0或1)会引发下一个状态的改变。

2.3 状态转换逻辑
根据状态转换表，我们可以得到状态转换的逻辑表达式。

以D触发器为例，我们需要设计两个逻辑门电路用于计算D输入信号。

首先，根据当前状态和输入信号，计算D1和D2的逻辑表达式。

• 对于D1：

  • 当当前状态为0，且输入信号为0时，D1 = 0；
  • 当当前状态为0，且输入信号为1时，D1 = 1；
  • 当当前状态为2，且输入信号为1时，D1 = 1；
  • 其他情况下，D1 = 0。

• 对于D2：

  • 当当前状态为4，且输入信号为1时，D2 = 1；
  • 当当前状态为1，且输入信号为0时，D2 = 0；
  • 其他情况下，D2 = 1。

3. 电路设计与实现
根据上述设计步骤，可以得到以下电路图：

               _______       _______                 _______       _______
     Clk    _|       |    _|       |              _|       |    _|       |
    ________|       |___|       |_______________|       |___|       |
           _| CLK/2  |_             _____            _______       _______
          |    | 2^0  | \          |     |          |       |     |       |
          |          |  |D1        |     |          |       |     |       |
          |    3FF   |___\ _______| AND |__________|  XOR  |_____| AND |
          |__________|    |      |     |          |_______|     |     |
                          -----> |_____| <-------              |_____| <-------
                               |              |                       |
                               |              |                       |
                               |              |                       |
                               |              |                       |
                               |              |                       |
                               |              |                       |
                               \/             \/                      \/

其中，Clk是时钟信号，CLK/2是时钟频率减半后的信号。

• 时钟信号可以通过按下电路图中的时钟按钮来提供，也可以使用555定时器芯片等其他方式来提供。
• 时钟频率减半可以通过D触发器的时钟信号输入，并使用逻辑门电路来实现。在电路图中，CLK/2即为时钟频率减半后的信号。

D触发器的D1和D2输入由逻辑门电路计算获得。逻辑门电路包括了AND门和XOR门。

根据上述的逻辑表达式和电路图，可以用逻辑门的真值表来验证设计的正确性。

4. 代码实现
这里给出一个基于Verilog HDL的代码实现示例，实现了一个D触发器。

module D_flip_flop (
  input wire Clk,        // 时钟信号
  input wire Reset,      // 复位信号
  input wire D,          // D输入信号
  output reg Q           // 输出信号
);

  always @(posedge Clk or posedge Reset) begin
    if (Reset) begin
      Q <= 0;   // 复位时输出为0
    end else begin
      Q <= D;   // 根据D输入信号更新输出
    end
  end

endmodule

这段代码实现了D触发器的功能，其中包含了时钟信号Clk、复位信号Reset、D输入信号D以及输出信号Q。

在时序电路中，我们需要使用多个D触发器来实现状态的存储与转换。根据具体的状态数量，可以设置对应数量的D触发器，并根据状态转换表和逻辑表达式来连接和控制这些D触发器。

5. 总结
本设计实现了一个按照2421(B)循环的时序电路，并能够自启动。通过状态定义、状态转换表、逻辑表达式和逻辑门电路来设计和实现该时序电路，最后给出了Verilog HDL的示例代码来描述D触发器的功能。