STM32高速外部晶振振幅1.7V

Question

STM32F103外部高速8M晶振测波形峰峰值是1.7V，正常吗？用的石英晶体。看手册晶振输入脚高电平最低要0.7VDD，也就是最低得2.3V，感觉哪里不对……

Answer 1

以下内容由CHATGPT及阿里嘎多学长共同生成、有用望采纳：

---

关于STM32F103使用外部8M高速石英晶体时振幅为1.7V是否正常的问题，以及晶振输入脚高电平最低电压要求的解释，我们可以从以下几个方面进行分析：

1. 晶振振幅与频率的关系：晶振的振幅与其频率之间存在一定的关系，但并不是直接的线性关系。晶振的振幅取决于其内部结构以及外部电路的配置，包括负载电容等。振幅的大小并不直接决定晶振的工作状态，但是过低的振幅可能影响晶振的稳定性和可靠性。

2. 晶振输入脚高电平的电压要求：根据STM32F103的参考手册，晶振输入脚的高电平最低电压要求是0.7VDD。这意味着如果VDD是3.3V，那么高电平的最低电压应为2.31V。这是确保微控制器能够正确识别高电平信号的最低电压要求。

3. 实际测量的振幅：您提到的1.7V振幅，如果是指峰峰值（即最大值和最小值之间的差值），那么实际的高电平电压可能低于手册中提到的最低要求。这可能会导致STM32F103无法正确识别晶振的输出信号，从而影响系统的正常工作。

4. 解决方案：如果实际测量的振幅低于手册中的要求，可能需要重新评估晶振的选择和外部电路的设计。例如，检查晶振的规格是否符合STM32F103的要求，以及外部电路（如负载电容）是否配置正确。

5. 参考资料：以下是一些可能有用的参考资料：

   • [CSDN博客：电路基础知识——常见晶振电路][^2^]
   • [CSDN博客：STM32F103系列RTC晶振问题解决记录][^5^]
   • [STM32系列修改外部晶振以及代码的修改（f103、f105为例）][^3^]
   • [晶振的工作电压特性_晶振脚电压-CSDN博客][^6^]

6. 代码实现：通常，STM32F103的晶振配置是通过设置系统时钟源和PLL参数来实现的，而不是直接在代码中调整晶振的振幅。具体的代码实现取决于您的应用需求和晶振的配置。如果需要具体的代码示例，可以参考STM32的官方库或者HAL库中的系统时钟配置部分。

请注意，以上分析基于您提供的信息和一般的电子工程知识。为了得到更准确的答案，建议咨询专业的电子工程师或者直接联系晶振的制造商获取技术支持。