weixin_56926865 2024-08-01 14:14 采纳率: 33.3%
浏览 8

NMOS存在压降，原因是什么

NMOS导通后，有4v压降，正常情况应该是0v，不知道是什么原因

  • 写回答

2条回答 默认 最新

  • 老皮芽子 2024-08-02 11:56
    关注

    NMOS 损坏，虚焊
    NMOS 外围电路损坏、虚焊
    只要出现不正常，就需要检查排查供电、焊接、电路等，直到找出故障解决问题。

    评论

报告相同问题？

  • NMOS管的一个疑问 arm开发
    2022-01-24 09:47
    回答 1 已采纳 没贴图你说的其实是一种深度负反馈，最终会是保持一个平衡。MOS 是有导通电压的，假设这个管子的导通电压 VGS=2V，Vs=12V,实际G 的输入为3V,按你的电路最后S输出 3-2=1V这和 NPN
  • 为什么在NMOS反相器中不能把负载电阻做得非常大？ 其他
    2022-03-17 23:19
    回答 1 已采纳 以上图为例，虽然图里用的不是N沟道的当你的门级低电平的时候，NMOS截止，本来预想的是输出Vo经过电阻上拉至高电平，达到反向的目的。如果负载电阻过大，Vo对外呈现高阻态，那么Vo将不能上拉到高电平，而
  • MOS下面的衬底为啥又叫nwell和pwell pcb工艺 硬件工程
    2023-04-04 19:42
    回答 1 已采纳 MOS下面的衬底又叫nwell和pwell，是因为它们的极性不同，nwell是n型晶体管的衬底，pwell是p型晶体管的衬底。nwell和pwell的区别在于，nwell是由n型半导体材料制成的，而p
  • 电源之LDO-2. LDO的压降
    2024-01-19 22:00
    硬件之路学习笔记的博客 什么是LDO的压降？LDO的压降如何产生？
  • 帮我推荐一下合适的驱动电路 单片机
    2022-07-14 19:03
    回答 3 已采纳 Nmos H桥驱动芯片内部是流经电流的所以输出达不到几十安，纯mos是可以达到的，但是全NmosH桥要考虑自举电路等一系列问题，所以推荐P-N H桥 简单还可以了解驱动的基本原理。
  • 嵌入式分享合集180
    2024-01-11 13:54
    whaosoft143的博客 在晶体管中导通压降最低的就属场效应管了，就是我们平常叫的MOS管，那如何运用MOS管这一优良特性设计防反接电路？如下图所示： NMOS防反接电路 当输入上正下负时，下图黄色线条所示电流路径，经过R1、R2，MOS寄生...
  • 低压差线性稳压器设计要点
    2020-07-28 10:19
    LDO的主要特点是可最大限度地降低调整管压降，从而大大减小了输入一输出压差，使稳压器能在输入电压略高于额定输出电压的条件下工作。这使得LDO具有非常高的效率和稳定性。 3. LDO的电路设计要点 设计LDO时需要...
  • NMOS电平转换
    2024-01-03 19:35
    2301_81751275的博客 当给2低电平，由于三极管内的体二极管的存在，s的电压会是体二极管的管的压降的电压，此时MOS导通，1为低电平。当1给低电平，此时Us是0，Ug是3.3V，大于导通（开启）电压，足够导通，2端电压也是0。当1先给一个高电...
  • 嵌入式应会的模电数电基础
    2024-04-10 18:34
    prppr_的博客 MOS管导通时压降小（相当于0V），二极管的导通压降在0.7-1.5V左右。 Circuit仿真软件使用 基于仿真软件学习以下器件和电路知识。有需要软件的可分享 NE555 运放比较器 反相器 或非门 双稳态触发器 嘉立创商城查看...
  • 嵌入式硬件面试题整理（一）
    2024-09-16 17:24
    冷板凳12138的博客 竞争冒险(Competition risk)产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而...
  • nmos高边开关电路仿真与设计
    2024-06-09 23:33
    山坡羊某某浩的博客 以前学习电力电子的时候，经常听他们讲双管反激电路难点在于高边nmos的开关问题。当时我模电基础很烂，对这个问题我并没有太深刻的体会。最近使用mos做电源开关的时候因为手上没有pmos了，但是又要做高端开关。于是...
  • 分别由NMOS、PMOS、NPN和PNP组成LDO电路
    2024-09-12 16:26
    硬件糖小白的博客 仔细对比上面两张仿真图，我们会发现，误差放大器的输出电压V3也发生了变化，当输出为3.3V时，V3=4.299，输出为4.5V时，V3=4.281，由此可得3.3V时的Vgs小于4.5V时的Vgs（此处比较的是绝对值），为什么呢？
  • 嵌入式-硬件-DCDC（BUCK）电路分析
    2024-07-19 15:52
    OG有头发的博客 道友：一个人的成熟从3次放下开始。 1.放下过去的遗憾：过去的事无法改变，我们应该努力向前看； 2.放下心中的攀比：去发现和珍惜属于自己的快乐，比羡慕他人更...3.放下无谓的担忧：把当下的事情做好，比什么都重要。
  • NMOS做电平转换
    2023-04-20 16:37
    艾苦jvvvdb的博客 NMOS电平转换
  • 嵌入式分享合集97
    2022-11-09 21:02
    whaosoft143的博客 快来看看自己处于什么水平，感觉九段已经是世外高人了~一段 你刚开始进入这行，对PMOS/NMOS/BJT什么的只不过有个大概的了解，各种器件的特性你也不太清楚，具体设计成什么样的电路你也没什么主意，你的电路图主要看...
  • 嵌入式硬件开发基础（持续更新）
    2022-06-04 20:49
    Darren Tang的博客 嵌入式硬件基础
  • 嵌入式~PCB专辑51
    2023-12-23 22:53
    whaosoft143的博客 此时存在的压降极小，可以忽略不计 NMOS防护 在上电的瞬间，MOS管的寄生二极管导通，系统构成回路。源极电压大概为0.6V.此时栅极的电压为Vbat，MOS管的开启电压Vgs=Vbat-0.6。只要大于规格书的标准，DS即可导通，...
  • 嵌入式分享合集168~干货篇
    2023-11-21 15:43
    whaosoft143的博客 一、单片机I/O口驱动，为什么一般都选用三极管而不是MOS管 这里其实有两个问题： 1.单片机为什么不直接驱动负载？ 2.单片机为什么一般选用三极管而不是MOS管？ 图1 答： 1.单片机的IO口，有一定的带负载能力。但电流...
  • mos管实现主副电源自动切换电路，并且“零”压降，静态电流20uA
    2022-07-06 09:10
    ltqshs的博客 上面电路设计也挺不错的，如果VCC端需要的电压不一定要求等于VUSB，那么这个电路是可以的，那么问题来了，如果主副输入电压相等，同时要求输出也是同样的电压，不能有太大的压降，怎么设计？ 上面的电路肯定不能满足...
  • 嵌入式分享合集184
    2024-02-10 12:17
    whaosoft143的博客 如果输入低于12V，输出也也会低于12V，参考图6所示，那么在管子上形成的压降会导致管子发热严重。 ❤那么有没有小电压驱动大电压的推挽结构呢，当然有，在很多驱动芯片里非常常见，我们管TA叫图腾柱；如图10所示。 ...
  • 没有解决我的问题, 去提问

问题事件

  • 创建了问题 8月1日

悬赏问题

  • ¥15 用C语言判断命题逻辑关系
  • ¥15 原子操作+O3编译，程序挂住
  • ¥15 使用STM32F103C6微控制器设计两个从0到F计数的一位数计数器（数字），同时，有一个控制按钮，可以选择哪个计数器工作：需要两个七段显示器和一个按钮。
  • ¥15 写51单片机程序代码，代码好难，需要外部中断还有电子时钟的，还有按键修改电子时钟，请大家积极讨论
  • ¥15 在yolo1到yolo11网络模型中，具体有哪些模型可以用作图像分类？
  • ¥15 AD9910输出波形向上偏移，波谷不为0V
  • ¥15 淘宝自动下单XPath自动点击插件无法点击特定<span>元素，如何解决？
  • ¥15 曙光1620-g30服务器安装硬盘后 看不到硬盘
  • ¥15 抖音直播广场scheme
  • ¥15 为什么我明明有这个文件调试器还显示错误？