vivado的RTL分析 verilog

Question

我该怎样在vivado上实现这个问题呢？针对RTL如何进行分析呢？

Answer 1

1：新建一个 add.v 的文件，并将上面的代码录入到这个文件里。(可以用记事本，也可以用vivado 的文本编辑器来录入代码)
2：在 vivado 中建立一个工程（可以任意选一个型号的芯片）。将 add.v 这个文件加入这个工程、
3：在 vivado 中运行综合，在这个过程中可能会出错，你需要仔细的校对你录入的文件，找到错误并修改。（综合的目的是帮你快速的定位错误，这步是可以省略掉的）
4：综合后，就能打开 RTL 原理图了
5：通过查看 RTL 的电路，可以看到 adder4 模块的电路，可以看到 fulladd 模块例化后的接线关系，可以看到 fulladd 的电路组成 。
6：将这些看到的东西贴图，用文字阐述一下就行了