1.5bit十位流水线adc采样保持电路

Question

哪个学霸教教我怎么做这个，还有谁能教我看电路图和公式啊，来个学霸吧有偿

Answer 1

本答案参考 多次询问 ChatGPT-3.5 后选择的最佳回答，若是满意，还请采纳，谢谢

一、1.5 - bit十位流水线ADC采样保持电路概述

1. 基本原理

   • 在流水线ADC（模数转换器）中，1.5 - bit的结构是一种基本的构建模块。对于一个10位的流水线ADC，它是由多个级联的1.5 - bit子级组成的。
   • 采样保持电路（Sample - and - Hold Circuit， S/H）的主要作用是在特定的时刻对输入的模拟信号进行采样，并在转换过程中保持该采样值不变。这是因为ADC的转换过程需要一定的时间，在这个时间内如果输入信号发生变化，会导致转换结果不准确。

2. 1.5 - bit结构工作原理

   • 在1.5 - bit的子级中，它将输入的模拟信号范围分为三个区间。例如，对于一个满量程范围为$ V_{ref} $的ADC，三个区间可以是$ [0,\frac{1}{3}V_{ref}) $，$ [\frac{1}{3}V_{ref},\frac{2}{3}V_{ref}) $和$ [\frac{2}{3}V_{ref},V_{ref}] $。
   • 根据输入信号所在的区间，子级会产生一个1.5 - bit的数字输出（例如，00、01、10），同时会产生一个余量电压，这个余量电压将被传递到下一级进行进一步的处理。

3. 10位转换过程

   • 由于每一级1.5 - bit子级能够提供1.5位的有效数字输出，要实现10位的转换精度，需要多个级联的子级。通常，$ n $级1.5 - bit子级能够提供的有效位数$ N = 1.5n $（近似）。对于10位的转换，大约需要7级（$ 1.5\times7 = 10.5 $位）的1.5 - bit子级级联。

   • 在每一级中，采样保持电路在时钟信号的控制下对输入信号（或者是上一级的余量信号）进行采样，然后进行比较和数字编码，产生数字输出和余量信号传递到下一级。

二、电路图解读

1. 采样保持电路部分

   • 采样开关：通常是一个MOS管（如NMOS或CMOS传输门）。在采样阶段，开关闭合，输入模拟信号被传输到采样电容上。例如，在一个简单的CMOS采样保持电路中，当采样时钟为高电平时，CMOS传输门导通，输入信号$ V_{in} $通过传输门对电容$ C $充电，充电方程为$ V_{C}(t)=V_{in}(1 - e^{-\frac{t}{RC}}) $，其中$ R $是电路中的等效电阻（包括传输门的导通电阻等），$ t $是采样时间。当采样时钟为低电平时，传输门截止，电容$ C $上的电压被保持，这个电压将被送到比较器等后续电路进行处理。
   • 保持电容：它的大小会影响采样保持电路的性能。较小的电容可以实现更快的采样速度，但会导致较大的电压波动（由于电荷注入等效应）；较大的电容可以减少电压波动，但会降低采样速度。
   • 缓冲放大器：有些采样保持电路中会包含缓冲放大器。其作用是隔离采样电容和后续电路，防止后续电路对采样电容上的电压产生影响（例如，由于后续电路的输入阻抗不够高而导致电容放电）。

2. 1.5 - bit子级的其他电路元件

   • 比较器：比较器是1.5 - bit子级的关键元件之一。它将采样保持后的电压与参考电压（如$ \frac{1}{3}V_{ref} $和$ \frac{2}{3}V_{ref} $）进行比较，根据比较结果产生数字输出。例如，当采样保持电压$ V_{samp}<\frac{1}{3}V_{ref} $时，比较器输出00；当$ \frac{1}{3}V_{ref}\leq V_{samp}<\frac{2}{3}V_{ref} $时，输出01；当$ V_{samp}\geq\frac{2}{3}V_{ref} $时，输出10。
   • 减法电路：减法电路用于计算余量电压。如果输入电压为$ V_{in} $，当比较器输出01时，余量电压$ V_{res}=V_{in}-\frac{1}{3}V_{ref} $，这个余量电压将被传递到下一级1.5 - bit子级进行进一步的处理。

三、相关公式

1. 量化误差公式

   • 对于1.5 - bit的子级，量化误差$ Q_{e} $与参考电压$ V_{ref} $有关。在理想情况下，量化误差的范围是$ \pm\frac{1}{6}V_{ref} $。这是因为1.5 - bit的结构将输入范围分为三个区间，每个区间宽度为$ \frac{1}{3}V_{ref} $，量化误差是区间宽度的一半。
   • 对于整个10位的流水线ADC，总的量化误差是各级量化误差的累积。如果假设各级的量化误差是独立的，总的量化误差$ Q_{total} $可以通过均方根（RMS）的方式计算，即$ Q_{total}=\sqrt{\sum_{i = 1}^{n}Q_{e,i}^{2}} $，其中$ n $是级数，$ Q_{e,i} $是第$ i $级的量化误差。

2. 转换速度公式

   • 流水线ADC的转换速度主要取决于每一级的处理时间和级数。假设每一级的处理时间为$ T_{stage} $，对于一个$ n $级的流水线ADC，总的转换时间$ T_{conv}=nT_{stage} $（忽略一些额外的延迟，如时钟缓冲等）。
   • 在采样保持电路中，采样时间$ T_{samp} $也会影响转换速度。如果采样时间过长，会降低整个ADC的转换速度。采样时间通常由采样电容的充电时间常数$ \tau = RC $决定，为了保证足够的采样精度，通常需要$ T_{samp}\geq 5\tau $。

3. 分辨率公式

   • 对于1.5 - bit的子级，分辨率$ R_{1.5 - bit} $可以表示为$ R_{1.5 - bit}=\frac{V_{ref}}{3} $（这里的分辨率是指每一级能够区分的最小电压间隔）。
   • 对于10位的ADC，总的分辨率$ R_{10 - bit} $与参考电压$ V_{ref} $的关系为$ R_{10 - bit}=\frac{V_{ref}}{2^{10}} $。

请注意，这只是一个较为基础的介绍，如果要深入设计和分析1.5 - bit十位流水线ADC采样保持电路，还需要考虑更多的实际因素，如工艺偏差、噪声、功耗等。