Allegro绕等长后为何不显示Rdly？如何解决此问题？

Question

在使用Allegro进行PCB设计时，有时会遇到绕等长（Length Matching）后不显示“Rdly”标识的问题。这通常是因为约束规则未正确应用或视图设置不当导致。“Rdly”是Allegro中标记延迟匹配完成的标识。 **解决方法：** 1. 检查长度匹配约束规则是否正确设置，并确保将其应用到目标网络。 2. 确认已完成匹配的网络是否符合设定的容差要求。若未达标，“Rdly”不会显示。 3. 进入“View->Annotation”菜单，确认“Route Delay (Rdly)”选项已被勾选以开启显示。 4. 更新视图（ press F5 ）刷新界面，确保所有注释正常显示。 通过以上步骤，基本可以解决Allegro绕等长后“Rdly”不显示的问题。

Answer 1

1. 问题概述

在使用Allegro进行PCB设计时，绕等长（Length Matching）后“Rdly”标识不显示是一个常见问题。此问题通常源于约束规则未正确应用或视图设置不当。“Rdly”是Allegro中标记延迟匹配完成的关键标识。

以下是可能导致该问题的几个原因：

• 长度匹配约束规则未正确设置。
• 目标网络未应用正确的约束规则。
• 已完成匹配的网络不符合设定的容差要求。
• 视图设置中未启用“Route Delay (Rdly)”选项。

2. 分析过程

解决此问题需要从多个角度入手，包括检查约束规则、验证匹配结果以及调整视图设置。以下是详细的分析步骤：

1. 检查约束规则：确保在Design Rule Editor中设置了正确的长度匹配规则，并将其应用到目标网络。
2. 验证匹配结果：确认已匹配的网络是否满足设定的容差要求。若未达标，“Rdly”不会显示。
3. 调整视图设置：进入“View->Annotation”菜单，勾选“Route Delay (Rdly)”选项以开启显示。
4. 刷新界面：更新视图（press F5），确保所有注释正常显示。

3. 解决方案

根据上述分析，以下是具体的操作步骤：

步骤	操作内容
1	打开Design Rule Editor，检查长度匹配规则是否正确设置。
2	确认目标网络是否已应用正确的约束规则。
3	检查已完成匹配的网络是否符合设定的容差要求。
4	进入“View->Annotation”菜单，勾选“Route Delay (Rdly)”选项。
5	按F5键刷新界面，确保所有注释正常显示。

4. 流程图

以下是解决“Rdly”不显示问题的流程图：

        graph TD;
            A[开始] --> B{检查约束规则};
            B --未设置--> C[设置长度匹配规则];
            B --已设置--> D{检查目标网络};
            D --未应用--> E[应用约束规则];
            D --已应用--> F{验证匹配结果};
            F --不符合--> G[调整匹配参数];
            F --符合--> H{检查视图设置};
            H --未开启--> I[开启Route Delay选项];
            H --已开启--> J[刷新视图];
            J --> K[结束];