STM32F103时钟配置中，如何正确设置PLL以实现72MHz主频？

Question

在STM32F103时钟配置中，如何正确设置PLL以实现72MHz主频是一个常见问题。开发者通常会遇到无法稳定运行或时钟配置错误的情况。STM32F103的系统时钟（SYSCLK）可以通过PLL倍频内部RC振荡器（HSI）、外部晶振（HSE）或内部低速振荡器（LSI）来实现。若使用外部8MHz晶振并通过PLL倍频至72MHz，需注意以下几点：首先，确保RCC寄存器正确配置，包括预分频器（PREDIV）和倍频器（PLLMUL）参数；其次，AHB、APB1和APB2总线时钟分频系数必须符合规格书要求，避免外设时钟超出最大限制。最后，启用PLL前需等待HSE稳定，并在切换SYSCLK到PLL后检查时钟状态标志位是否设置成功。配置不当可能导致系统不稳定或性能下降。

Answer 1

1. STM32F103时钟配置概述

STM32F103微控制器的系统时钟（SYSCLK）可以通过内部RC振荡器（HSI）、外部晶振（HSE）或内部低速振荡器（LSI）来实现。在实际应用中，为了获得更高的性能和稳定性，通常会使用外部8MHz晶振并通过PLL倍频至72MHz。

开发者需要正确配置RCC寄存器，包括预分频器（PREDIV）和倍频器（PLLMUL）参数，同时确保AHB、APB1和APB2总线时钟分频系数符合规格书要求。以下是配置过程中需要注意的关键点：

• 正确设置RCC寄存器中的PLL参数。
• 合理分配AHB、APB1和APB2总线时钟分频系数。
• 启用PLL前等待HSE稳定，并检查时钟状态标志位。

2. RCC寄存器配置详解

RCC寄存器是STM32F103时钟配置的核心部分，主要包括以下几个关键寄存器：

1. RCC_CR: 用于控制HSE、HSI和PLL的使能状态。
2. RCC_CFGR: 配置系统时钟源、预分频器和倍频器参数。
3. RCC_CIR: 提供时钟中断和状态标志。

以下是一个典型的PLL配置代码示例：

// 启用HSE并等待其稳定
RCC->CR |= RCC_CR_HSEON;
while (!(RCC->CR & RCC_CR_HSERDY));

// 配置PLL参数
RCC->CFGR = (RCC->CFGR & ~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL)) 
            | RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9; // 倍频为9

// 启用PLL并切换SYSCLK到PLL
RCC->CR |= RCC_CR_PLLON;
while (!(RCC->CR & RCC_CR_PLLRDY));
RCC->CFGR |= RCC_CFGR_SW_PLL;

3. 总线时钟分频配置

AHB、APB1和APB2总线时钟分频系数直接影响外设的工作频率。根据STM32F103的数据手册，需确保以下条件：

总线	最大频率	典型分频值
AHB	72 MHz	不分频（1:1）
APB1	36 MHz	分频2（SYSCLK/2）
APB2	72 MHz	不分频（1:1）

通过RCC_CFGR寄存器的HPRE、PPRE1和PPRE2位可以分别设置AHB、APB1和APB2的分频系数。

4. 配置流程图

以下是完整的时钟配置流程图，帮助开发者理清配置步骤：

graph TD;
    A[开始] --> B[初始化RCC];
    B --> C{选择时钟源};
    C --HSE--> D[启用HSE并等待稳定];
    D --> E[配置PLL参数];
    C --HSI--> F[启用HSI];
    F --> G[配置PLL参数];
    E --> H[启用PLL并等待稳定];
    G --> H;
    H --> I[切换SYSCLK到PLL];
    I --> J[检查时钟状态标志];
    J --> K[结束];