STM32F407时钟配置中，如何正确设置PLL以达到系统所需主频？

Question

**如何正确设置STM32F407的PLL以达到180MHz主频？** 在STM32F407时钟配置中，正确设置PLL是实现系统所需主频的关键。假设目标主频为180MHz，且使用外部晶振（HSE）为8MHz。首先需配置PLL源为HSE，并通过预分频器（PLLSRC）设置分频系数。接着，调整PLL倍频因子（PLLM、PLLN、PLLP），例如将PLLM设为8分频，PLLN设为360倍频，最后通过PLLP分频器（如设为2分频）输出180MHz。同时，确保闪存等待状态和电压规模符合高频要求，避免系统不稳定。若配置后主频异常，检查 RCC 寄存器配置是否正确，以及是否启用 FLASH 的 prefetch buffer 和指令缓存功能以优化性能。

Answer 1

如何正确设置STM32F407的PLL以达到180MHz主频

1. 基础概念与目标设定

在STM32F407微控制器中，系统时钟由相位锁定环路（PLL）生成。要实现180MHz的主频，首先需要了解PLL的基本工作原理及其相关寄存器配置。

• HSE：外部晶振频率为8MHz。
• PLL输入频率 = HSE / PLLM。
• VCO输出频率 = (HSE / PLLM) * PLLN。
• 系统时钟频率 = VCO输出频率 / PLLP。

根据上述公式，我们可以得出：

参数	值
PLLM	8
PLLN	360
PLLP	2
系统时钟频率	180MHz

2. 配置步骤详解

以下是配置PLL的具体步骤：

1. 启用外部晶振（HSE）并等待其稳定。
2. 选择HSE作为PLL源。
3. 配置PLLM、PLLN和PLLP值。
4. 启用PLL并将其作为系统时钟源。

以下是一个示例代码片段：

    RCC->CR |= RCC_CR_HSEON; // 启用HSE
    while (!(RCC->CR & RCC_CR_HSERDY)); // 等待HSE稳定

    RCC->PLLCFGR = (8 << RCC_PLLCFGR_PLLM_Pos) | // 设置PLLM=8
                   (360 << RCC_PLLCFGR_PLLN_Pos) | // 设置PLLN=360
                   (2 << RCC_PLLCFGR_PLLP_Pos);    // 设置PLLP=2

    RCC->CFGR |= RCC_CFGR_SW_PLL; // 选择PLL作为系统时钟源
    while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_PLL); // 等待切换完成
    

3. 确保系统稳定性

为了确保系统在180MHz下稳定运行，还需要注意以下几点：

• 调整闪存等待状态：通过FLASH_ACR寄存器设置合适的延迟。
• 启用预取缓冲区和指令缓存：这可以提高程序执行效率。
• 检查电压规模：确保供电电压符合高频运行要求。

以下是相关配置代码：

    FLASH->ACR = FLASH_ACR_LATENCY_5WS | // 设置5个等待周期
                 FLASH_ACR_PRFTEN |       // 启用预取缓冲区
                 FLASH_ACR_ICEN;          // 启用指令缓存
    

4. 配置流程图

以下是整个配置过程的流程图：

graph TD;
            A[启动] --> B{HSE是否稳定};
            B --否--> C[等待HSE稳定];
            B --是--> D[配置PLL];
            D --> E[启用PLL];
            E --> F{PLL是否稳定};
            F --否--> G[等待PLL稳定];
            F --是--> H[切换到PLL作为系统时钟];
            H --> I[调整闪存配置];
            I --> J[完成];