Verilog HDL中always块如何正确使用阻塞与非阻塞赋值？

Question

在Verilog HDL中，always块内的阻塞赋值（=）与非阻塞赋值（<=）如何正确选择？这是设计同步电路时常见的技术问题。阻塞赋值按顺序执行，当前赋值完成后才进行下一步，适用于组合逻辑。而非阻塞赋值则在同一时间点同时进行赋值，适合建模时序逻辑，如寄存器和触发器。错误混用可能导致仿真与综合行为不一致。例如，在时钟边沿触发的always块中使用阻塞赋值可能引起竞争条件，产生意外的锁存器或功能错误。因此，遵循原则：组合逻辑用阻塞赋值，时序逻辑用非阻塞赋值，能有效避免仿真与综合结果的偏差，确保设计的正确性和可靠性。如何在具体场景下判断并正确应用这两种赋值方式？

Answer 1

1. 阻塞赋值与非阻塞赋值的基础概念

在Verilog HDL中，always块内的赋值方式分为两种：阻塞赋值（=）和非阻塞赋值（<=）。阻塞赋值按照代码顺序依次执行，当前赋值完成后才会进行下一步操作，适用于组合逻辑建模。而非阻塞赋值在同一时间点同时完成所有赋值，适用于时序逻辑建模，如寄存器和触发器。

以下是一个简单的对比表格：

类型	特点	适用场景
阻塞赋值 (=)	按顺序执行，当前赋值完成后才进行下一步	组合逻辑
非阻塞赋值 (<=)	在同一时间点同时完成所有赋值	时序逻辑

2. 错误混用的后果分析

错误地混用阻塞赋值与非阻塞赋值可能导致仿真与综合行为不一致。例如，在时钟边沿触发的always块中使用阻塞赋值可能引起竞争条件，产生意外的锁存器或功能错误。

以下是一个典型的错误示例：

always @(posedge clk) begin
    q = d; // 使用了阻塞赋值
end

上述代码在仿真中可能会表现出正常的行为，但在综合后会生成意想不到的锁存器，导致功能错误。

3. 如何正确选择赋值方式

为了确保设计的正确性和可靠性，遵循以下原则：

• 组合逻辑：使用阻塞赋值（=）。
• 时序逻辑：使用非阻塞赋值（<=）。

以下是一个正确的同步寄存器设计示例：

always @(posedge clk or negedge reset_n) begin
    if (!reset_n)
        q <= 0;
    else
        q <= d;
end

4. 具体场景下的判断方法

在具体场景下判断并正确应用这两种赋值方式，可以参考以下流程：

graph TD;
    A[开始] --> B{是否涉及时钟？};
    B --是--> C{是否为异步信号？};
    C --是--> D[使用非阻塞赋值];
    C --否--> E[使用非阻塞赋值];
    B --否--> F[使用阻塞赋值];

通过上述流程图，可以根据逻辑电路的特点快速判断应该使用哪种赋值方式。

5. 实际案例分析

假设我们需要设计一个简单的计数器模块：

module counter #(parameter WIDTH = 8)(
    input wire clk,
    input wire reset_n,
    output reg [WIDTH-1:0] count
);

always @(posedge clk or negedge reset_n) begin
    if (!reset_n)
        count <= 0; // 时序逻辑，使用非阻塞赋值
    else
        count <= count + 1; // 时序逻辑，使用非阻塞赋值
end

endmodule

在这个例子中，`count` 的更新依赖于时钟边沿，因此必须使用非阻塞赋值。

6. 进阶技巧与注意事项

对于更复杂的电路设计，还需要注意以下几点：

• 避免在同一个always块中混合使用阻塞赋值和非阻塞赋值。
• 在组合逻辑中使用阻塞赋值时，确保没有隐含的时序行为。
• 在多时钟域设计中，明确区分不同时钟域的赋值方式。

这些技巧可以帮助设计者在复杂场景下仍然保持清晰的设计思路。