AD9361的BBPLL

Question

我使用AD9361芯片，参考时钟为10MHz,鉴相频率为20MHz，设置BBPLL频率为800MHz，ADC_CLOCK为BBPLL的2分频，为400MHz，clock_OUT为ADCclock的8分频，理论输出为50MHz，但实际测量为75MHz，BBPLL寄存器反馈已锁定，请问是什么原因造成的呢

Answer 1

阿里嘎多学长整理AIGC生成，因移动端显示问题导致当前答案未能完全显示，请使用PC端查看更加详细的解答过程

AD9361的BBPLL

你使用AD9361芯片，参考时钟为10MHz，鉴相频率为20MHz，设置BBPLL频率为800MHz，ADC_CLOCK为BBPLL的2分频，为400MHz，clock_OUT为ADCclock的8分频。

根据AD9361 datasheet，BBPLL是基带PLL，可以生成多个输出频率。为了生成800MHz的BBPLL输出频率，你需要设置BBPLL的分频器和乘频器。

在你的设置中，BBPLL的输出频率为800MHz，ADC_CLOCK为BBPLL的2分频，为400MHz。这意味着BBPLL的输出频率是参考时钟的80倍（10MHz*80=800MHz）。

clock_OUT为ADCclock的8分频，为400MHz，这意味着clock_OUT的频率是ADC_CLOCK的1/8倍。

总的来说，你的设置是正确的，可以生成800MHz的BBPLL输出频率和400MHz的ADC_CLOCK输出频率。

如果你遇到任何问题或需要更多帮助，请随时问我。