cadence virtuoso 计算器当中DNL和INL函数的具体设置和每一个选项的意义。

Question

图当中我用verilog-A代码写了一个4bit的flash ADC和一个理想DAC，所有设置和仿真结果如上图，我现在想知道、INL和DNL两个函数应该如何设置,以及每个选项的具体意义。

Answer 1

让【宝码香车】来帮你解答，本回答参考DeepSeek编写，并整理提供。

如果还有疑问可以点击头像关注私信或评论。如果答案让您满意，请采纳、点赞、关注，非常感谢！
 
若您愿意支持，欢迎直接打赏，将不胜感激！
 

在Cadence Virtuoso计算器中，DNL（差分非线性）和INL（积分非线性）是ADC性能分析的重要函数。以下是具体设置和选项说明：

---

DNL函数设置

dni(VT("/vout") 2n ?mode "auto" ?crossType "rising" ?threshold 0.5 ?delay 0.0 ?method "end" ?unit "lsb" ?noSamples nil)

选项说明

1. Sampling signal/list/step
   • 输入信号：选择ADC输出信号（如VT("/vout")）。
   • 步长：设为ADC的LSB值（如2n表示2mV，假设1LSB=2mV）。

1. Cross Type
   • rising：在上升沿采样。
   • falling：在下降沿采样。

1. Mode
   • auto：自动检测转换点。
   • manual：手动指定阈值。

1. Threshold
   • 触发采样的电压阈值（默认0.5表示50%VDD）。

1. Delay
   • 采样前的延迟时间（如0.0表示无延迟）。

1. Method
   • end：使用最后一个采样点计算DNL。
   • fit：通过拟合曲线计算。

1. Unit
   • lsb：结果以LSB为单位。
   • volt：结果以电压为单位。

1. No. of Samples
   • 指定采样点数（nil表示自动选择）。

---

INL函数设置

inl(VT("/vout") 2n ?mode "auto" ?crossType "rising" ?threshold 0.5 ?delay 0.0 ?unit "lsb" ?noSamples nil)

选项说明

1. Sampling signal/list/step
   • 同DNL设置。

1. Cross Type/Mode/Threshold/Delay/Unit
   • 与DNL含义相同。

1. No. of Samples
   • 同DNL设置。

---

关键区别

• DNL：测量相邻码的步长误差（需设置method）。
• INL：测量所有码与理想值的累积误差（无method参数）。

---

操作流程

---

注意事项

1. 信号选择：确保输入的是ADC输出（数字或转换后的模拟信号）。
2. LSB值：需与ADC设计匹配（如4bit ADC的LSB=Vref/16）。
3. 采样点：若结果不理想，可调整noSamples或threshold。

如有进一步问题，建议提供仿真波形截图以便更精准分析。