电路仿真中如何正确设置收敛容限？

Question

在电路仿真中，如何正确设置收敛容限是确保仿真精度与效率的关键问题。容限设置过松可能导致仿真结果失真，无法反映真实电路行为；而设置过紧则会增加计算负担，甚至导致收敛困难。常见的技术问题包括：如何根据电路类型（如模拟、开关电源、射频等）合理配置电压与电流的相对及绝对容限？不同仿真器（如SPICE、HSPICE、PSpice）默认值差异较大，如何进行有效调整？此外，在仿真过程中如何判断当前容限是否满足精度要求？掌握这些设置技巧，有助于提高电路仿真的可靠性与效率。

Answer 1

电路仿真中收敛容限设置的深度解析

1. 收敛容限的基本概念与作用

在电路仿真中，收敛容限（Convergence Tolerance）是指仿真器在迭代求解过程中，判断节点电压或支路电流变化是否足够小、从而终止迭代的标准。通常包括：

• 相对容限（Relative Tolerance）：以变量当前值的百分比为基准。
• 绝对容限（Absolute Tolerance）：以固定数值为基准，适用于变量值接近零的情况。

容限设置直接影响仿真的精度与效率。过松可能导致误差累积，过紧则可能引发收敛失败或显著延长仿真时间。

2. 不同电路类型的容限配置策略

电路类型	电压相对容限（RELTOL）	电压绝对容限（VNTOL）	电流相对容限（RELTOL）	电流绝对容限（ABSTOL）
模拟电路（如运放）	1e-3	1e-6	1e-3	1e-9
开关电源（如DC-DC）	1e-3	1e-5	1e-3	1e-8
射频电路（RF）	1e-4	1e-7	1e-4	1e-10

3. 不同仿真器的默认设置与调整方法

不同仿真器对容限的默认设置存在显著差异。例如：

• SPICE：默认RELTOL=0.001，VNTOL=1e-6，ABSTOL=1e-12。
• HSPICE：默认RELTOL=0.005，VNTOL=1e-4，ABSTOL=1e-8。
• PSpice：默认RELTOL=0.001，VNTOL=1e-6，ABSTOL=1e-12。

调整方法通常是在仿真控制语句中添加如下代码：

.OPTIONS RELTOL=1e-4 VNTOL=1e-7 ABSTOL=1e-10

4. 如何判断当前容限是否满足精度要求？

判断容限是否合适的方法包括：

1. 观察仿真波形是否出现非物理的震荡或跳变。
2. 比较不同容限设置下的关键节点电压或电流波形。
3. 使用仿真器的“Error Log”功能查看收敛警告或错误信息。
4. 对关键节点进行局部细化分析（如使用“.PROBE”语句）。

以下是一个典型的收敛判断流程图：

graph TD
    A[开始仿真] --> B{收敛警告?}
    B -- 是 --> C[尝试收紧容限]
    B -- 否 --> D[检查波形一致性]
    D --> E{波形正常?}
    E -- 是 --> F[当前容限合理]
    E -- 否 --> G[调整容限并重试]