AD中PCB规则优先级冲突如何解决？

Question

在Altium Designer（AD）中进行PCB设计时，多个布线规则（如差分对间距、阻抗控制、区域限制等）可能作用于同一对象，导致规则优先级冲突。常见问题是：当“Net Class”规则与“Room”内设置的规则重叠时，系统未按预期执行高优先级规则，造成DRC报错或布线不符合要求。如何正确配置规则优先级顺序，确保特定网络或区域应用正确的电气与物理约束？这是工程师常遇到的难题。

Answer 1

Altium Designer中多规则优先级冲突的深度解析与实战策略

1. 规则系统基础：理解AD的PCB设计约束机制

Altium Designer（AD）采用基于“Design Rule System”（DRS）的约束驱动设计方法，所有布线、间距、阻抗等行为均受预设规则控制。规则定义位于PCB Rules and Constraints Editor中，支持超过50种规则类型，涵盖电气、布局、布线、高频信号完整性等多个维度。

每条规则由三部分构成：

1. 对象选择器（Query）：定义规则适用的对象范围，如Net、Net Class、Room、Layer等；
2. 约束参数：如差分对间距=10mil，阻抗=100Ω±10%；
3. 优先级数值：决定多个规则冲突时的执行顺序。

当多个规则作用于同一对象时，AD通过“First Match Wins”原则进行判断——即按优先级从高到低扫描，首个匹配成功的规则生效。

2. 常见冲突场景分析：Net Class与Room规则重叠问题

在高速PCB设计中，工程师常将特定功能模块封装进Room（如DDR控制器区域），并在Room内设置严格的布线规则（如线宽8mil、间距6mil）。同时，全局定义了Net Class（如“HighSpeed_Net”类）应用统一的差分阻抗控制（90Ω±15%）。

问题出现在：某些属于“HighSpeed_Net”的网络恰好位于该Room内，此时系统可能错误地应用了Room内的低优先级规则，导致DRC报出差分对阻抗不达标。

规则类型	作用对象	典型参数	默认优先级	常见误配置
Net Class Rule	Net集合	差分间距、阻抗	2	未提升优先级
Room-based Rule	矩形区域	线宽/间距	3	覆盖高级别规则
Differential Pairs	差分网络对	耦合长度、相位匹配	1	查询表达式错误
Layer Stackup Impedance	层结构	介电常数、铜厚	N/A	未关联布线规则
Clearance Constraint	任意导体间	最小安全距离	4	忽略高压隔离需求

3. 深度机制剖析：AD规则求解引擎的工作流程

AD的规则引擎遵循以下执行逻辑：

// 伪代码表示规则匹配过程
foreach (Rule in SortedRuleList by Priority Descending) {
    if (Rule.Query.Matches(Object)) {
        Apply(Rule.Constraints);
        break; // 第一次匹配即终止搜索
    }
}
    

关键点在于：优先级数字越小，实际优先级越高。例如Priority=1的规则高于Priority=5的规则。许多工程师误以为数值越大越优先，导致配置失误。

此外，Room本身可作为规则作用域，其内部规则可通过“Advanced Query”限定仅作用于Room内对象，但必须确保其优先级低于更具体的Net或Net Class规则。

4. 解决方案架构：构建分层规则体系

为避免冲突，应建立如下层级结构：

1. Level 1: 全局默认规则（Priority=10）——适用于大多数普通信号；
2. Level 2: 层级/区域规则（Priority=5~7）——如Power Plane分割、BGA区域逃逸布线；
3. Level 3: Net Class规则（Priority=3~4）——针对高速、差分、敏感模拟信号；
4. Level 4: 单独网络规则（Priority=1~2）——用于关键时钟或特殊阻抗网络。

特别注意：若需在Room内强制启用更高优先级规则，应在Room外定义该规则，并将其Query明确包含目标Net，而非依赖Room继承。

5. 实战案例：解决DDR4布线中的规则冲突

某项目中，DDR4数据组被划入名为“DDR_Ctrl_Room”的Room，同时归类至“DDR_DATA”Net Class。原配置如下：

• Room Rule: Track Width = 6mil (Priority=4)
• Net Class Rule: Track Width = 5mil for impedance control (Priority=5)

结果：布线工具使用6mil线宽，违反阻抗要求。修正步骤：

1. 打开Design → Rules，定位“Width”类别下的两条规则；
2. 将“Net Class DDR_DATA”的Width规则优先级改为3；
3. 验证Query语句：NetInClass('DDR_DATA')正确无误；
4. 重新运行DRC，确认线宽为5mil且无冲突。

6. 可视化流程：规则优先级决策路径

以下是规则匹配的决策流程图：

graph TD
            A[开始布线或DRC检查] --> B{存在多个候选规则?}
            B -- 否 --> C[应用唯一规则]
            B -- 是 --> D[按优先级排序规则列表]
            D --> E[从最高优先级开始遍历]
            E --> F{当前规则Query匹配对象?}
            F -- 是 --> G[应用此规则并退出]
            F -- 否 --> H[检查下一条规则]
            H --> I{是否还有规则?}
            I -- 是 --> E
            I -- 否 --> J[使用默认值或报错]

7. 高级技巧：利用Query Builder精确定义作用域

为防止规则误匹配，推荐使用Query Builder构造复合条件。例如：

InRoom('DDR_Ctrl_Room') AND NetInClass('HIGH_SPEED')

可用于创建仅作用于“高速信号在DDR Room内”的专用规则。此类规则应赋予适中优先级（如Priority=3），以平衡灵活性与控制力。

另一个高级用法是排除特定对象：

NetInClass('POWER') AND NOT InNet('GND')

这允许对电源类中除地线外的所有网络施加特定间距规则。

8. 最佳实践清单：规避规则冲突的10项建议

#	实践建议	应用场景
1	始终手动设置优先级，避免依赖默认值	所有项目初期
2	使用命名约定区分规则用途（如“PRI_01_HighSpeed_Width”）	团队协作环境
3	定期运行Design Rule Report导出当前规则集	版本归档前
4	对关键Net Class启用“Query Helper”实时验证匹配结果	规则调试阶段
5	避免在Room内嵌套过多子规则，保持扁平化管理	复杂模块设计
6	结合Layer Stack Manager定义精确阻抗模型	高速差分设计
7	启用“Online DRC”实时反馈规则违规	交互式布线期间
8	对测试点、拼板工艺边等非电气结构设置Ignore规则	制造准备阶段
9	使用PCB Filter面板快速筛选违规模块	DRC后处理
10	建立企业级规则模板（*.rul文件）实现标准化	跨项目复用