嘉立创原理图网络标签左下角加号含义？

Question

在使用嘉立创EDA绘制原理图时，部分用户发现网络标签（Net Label）左下角出现一个小加号（+），该符号具体含义是什么？此现象是否与网络连接状态、电气属性或工具设置有关？在多通道设计或重复模块中，该加号是否会自动添加？其存在是否影响后续PCB布线或网络表导出？不少工程师对此标识的来源和作用感到困惑，尤其在排查信号连接问题时容易产生误解。请解释该加号的触发条件及其在设计中的实际意义。

Answer 1

一、现象初识：网络标签左下角的“+”符号是什么？

在使用嘉立创EDA（原立创EDA）绘制原理图时，部分工程师注意到某些网络标签（Net Label）左下角出现了一个小加号“+”。这一视觉标识并非随意添加，而是工具对特定电气连接状态的一种可视化提示。

该“+”符号表示当前网络标签所连接的网络具有多个同名但未直接连通的物理节点。换言之，尽管这些网络使用了相同的名称，但在电气拓扑上并未形成连续导通路径——即存在“重名断连”现象。

二、深入解析：“+”符号的触发条件与电气逻辑

以下为“+”符号出现的主要触发条件：

1. 同名网络分布在不同图纸页：在多页原理图设计中，若相同名称的网络未通过正确的跨页连接方式（如端口Port或全局网络）连接，则会标记“+”。
2. 重复模块实例化中的独立通道：在多通道设计中，每个子模块拥有独立电气域，即使网络命名一致，系统也会识别为隔离网络并添加“+”。
3. 手动复制导致的孤立节点：复制电路块时未正确连接走线或遗漏网络标签对齐，造成表面连通实则断开。
4. 差分对命名冲突：例如将非差分信号命名为CLK+和CLK-，工具可能误判为差分对并附加特殊标记。

三、技术关联性分析：是否影响连接状态、电气属性与工具设置？

影响维度	是否相关	说明
网络连接状态	是	“+”表示逻辑名称相同但物理不连通，存在潜在连接错误风险
电气属性	间接相关	可能导致仿真模型中断或驱动能力误算
工具设置	部分相关	可通过“设计规则检查(DRC)”设置控制警告级别
PCB布线影响	是	网络表导出后可能生成多个独立网络，导致飞线缺失或短路
网络表导出	是	需确保所有“+”网络已确认为预期行为，否则影响网表一致性

四、多通道与重复模块中的行为机制

在采用重复模块（Repeat Block）或多通道设计时，“+”符号常被自动添加。这是由于嘉立创EDA默认将各通道视为独立电气单元。例如：

[模块A]
  Net: SENSOR_VREF → 显示“+”
[模块B]
  Net: SENSOR_VREF → 同样显示“+”
    

此时两个SENSOR_VREF虽同名，但属于不同实例，工具通过“+”提醒用户它们不会自动合并。若需共用同一电源网络，应显式使用全局网络标签或电源符号（如VCC3V3）。

五、流程图：判断“+”符号是否需要处理

graph TD
            A[发现Net Label带“+"] --> B{是否为多通道设计?}
            B -- 是 --> C[检查是否应为独立网络]
            B -- 否 --> D[检查跨页连接方式]
            C --> E[若是独立通道,可忽略]
            C --> F[若需共用,改用全局网络]
            D --> G[使用Port或Off-Sheet Connector]
            G --> H[重新编译项目]
            H --> I["+"消失?]
            I -- 是 --> J[问题解决]
            I -- 否 --> K[运行DRC排查其他错误]

六、解决方案与最佳实践建议

• 启用设计规则检查（DRC），重点关注“Unconnected Labels with Same Name”类警告。
• 对于跨页连接，优先使用Port而非仅依赖同名标签。
• 区分局部网络标签与全局网络标签，后者在整个项目中强制统一。
• 在多通道设计中，明确哪些信号需共享（如电源），并使用专用电源符号。
• 定期执行项目编译，观察“+”符号变化趋势。
• 利用网络高亮功能验证实际连通性，避免仅凭标签名判断。
• 导出网络表前，确认所有“+”均为设计意图内行为。
• 团队协作时，在设计规范文档中明确定义命名策略与连接标准。
• 更新至最新版嘉立创EDA，修复已知的标签解析Bug。
• 复杂项目建议启用层次化设计模式，提升网络管理清晰度。