分立器件LDO如何实现高PSRR设计？

Question

在分立器件LDO设计中，如何通过提升误差放大器的增益和优化反馈网络来增强电源抑制比（PSRR），尤其是在低频至中频段（100Hz~10kHz）有效抑制输入电源噪声？常见的挑战包括：带隙基准源的噪声贡献较大、补偿电容与密勒效应限制高频PSRR、调整管寄生参数引入信号耦合等。如何合理选择晶体管偏置点、采用共源共栅结构或增加级间隔离以提高开环增益和稳定性，同时避免相位裕度下降，是实现高PSRR的关键技术难题。

Answer 1

一、LDO电源抑制比（PSRR）基础概念与设计目标

低压差线性稳压器（LDO）广泛应用于对噪声敏感的模拟和射频系统中，其关键性能指标之一是电源抑制比（Power Supply Rejection Ratio, PSRR）。PSRR衡量LDO在输入电压波动时维持输出电压稳定的能力，单位通常为dB。尤其在100Hz~10kHz低频至中频段，PSRR性能直接影响系统信噪比。

PSRR主要由误差放大器（Error Amplifier, EA）的开环增益和反馈网络决定。提升EA增益可增强对输入扰动的抑制能力。然而，实际设计中存在多个限制因素：

• 带隙基准源引入的低频噪声
• 补偿电容引发的密勒效应降低高频响应
• 调整管寄生电容导致输入到输出的直接耦合
• 级间极点影响相位裕度，威胁稳定性

二、误差放大器增益提升策略

提高误差放大器的直流开环增益是改善低频PSRR的核心手段。常见方法包括优化晶体管偏置点与采用高增益结构。

技术手段	原理说明	增益提升效果	潜在风险
共源共栅（Cascode）结构	提升输出阻抗，减少沟道长度调制效应	增益提升30%~50%	增加最小压降，影响LDO dropout性能
长沟道MOSFET	减小λ（沟道调制系数），提高ro	显著提升gmro	占用更大面积，工艺限制
电流镜负载替代电阻负载	提供高交流阻抗，提升电压增益	增益翻倍以上	需额外偏置电路，增加复杂度

三、反馈网络优化与极点配置

反馈网络不仅决定输出电压设定值，还影响环路增益和极点分布。合理设计R1/R2分压比与引入零点补偿，有助于扩展带宽并改善中频PSRR。

典型反馈网络改进方案如下：

1. 在反馈电阻R2上并联电容C_f，形成零点以抵消主极点相移
2. 使用缓冲器隔离反馈节点，降低寄生电容影响
3. 引入前馈路径，直接感知输入变化并提前调节
4. 采用动态偏置技术，随负载调整EA偏置电流以维持增益
5. 优化PCB布局，减少地弹和串扰引入的额外噪声
6. 将高阻值反馈电阻替换为开关电容等效结构，降低热噪声
7. 利用数字辅助校准技术实时补偿基准漂移
8. 集成低通滤波于基准路径，抑制带隙噪声传播
9. 采用多级反馈结构实现频率选择性抑制
10. 结合负反馈与前馈混合架构提升全频段PSRR

四、带隙基准噪声抑制与级间隔离技术

带隙基准作为误差放大器的参考源，其噪声会直接传递至输出端。特别是在100Hz~1kHz范围，1/f噪声显著。常用抑制方法包括：

// 示例：带隙输出加RC低通滤波
VREF_filtered = VREF_bandgap / (1 + s * R_filter * C_filter);
// 时间常数τ应大于10ms以有效滤除100Hz以下噪声
R_filter = 100kΩ;
C_filter = 0.1μF; // τ = 10ms
    

此外，可通过增加级间缓冲放大器或使用共源共栅电流镜，提升级间隔离度，减少电源扰动通过衬底或电源线耦合至高增益节点。

五、补偿策略与稳定性权衡分析

密勒补偿常用于主极点分离，但大容量补偿电容会限制高频PSRR。采用自适应密勒补偿或分裂电容技术可在保持稳定性的同时提升响应速度。

以下是典型双极点系统的相位裕度评估流程：

graph TD
            A[确定主极点位置] --> B[计算次主导极点]
            B --> C{是否满足PM > 60°?}
            C -- 否 --> D[引入右半平面零点或添加缓冲级]
            C -- 是 --> E[验证PSRR曲线]
            D --> F[重新布局补偿电容]
            F --> G[仿真AC与瞬态响应]
            G --> H[完成设计迭代]

六、调整管寄生参数管理与版图协同优化

功率调整管（Pass Transistor）的寄生电容C_gd、C_ds会形成从输入到输出的直接交流通路，严重劣化高频PSRR。解决方案包括：

• 选用SOI工艺降低寄生电容
• 采用共源共栅级联结构屏蔽输入-输出耦合
• 优化器件尺寸与栅极驱动方式，避免过驱动导致非线性
• 在版图设计中实施Guard Ring隔离敏感节点
• 使用差分架构抵消共模干扰

通过电路-版图协同优化，可在不牺牲面积的前提下显著提升PSRR性能。