AD中如何正确查看PCB层叠结构？

Question

在Altium Designer（AD）中，如何正确查看PCB层叠结构是许多工程师常遇到的问题。用户在多层板设计时，常因未正确打开层叠管理器而误判实际叠层顺序，导致制造出错。常见问题包括：为何Layer Stack Manager中显示的介质层厚度与实际不符？或切换3D视图后发现铜层位置异常？其根源往往在于未同步更新层叠定义，或使用了默认双层模板而未自定义叠层。此外，部分用户混淆“Board Layers”与“Layer Stack”的概念，仅通过可见性面板查看，忽略了层叠管理器中的结构定义。如何确保PCB层叠结构准确可视化，并与制造商要求一致？这是设计前期必须验证的关键步骤。

Answer 1

1. 理解PCB层叠结构的基本概念

在Altium Designer（AD）中，PCB的层叠结构（Layer Stack）是决定电路板物理构造的核心定义。它不仅包含信号层、电源层和地层的分布，还定义了介质材料（Dielectric）、铜厚（Copper Weight）、介电常数（εr）以及各层之间的厚度参数。与“Board Layers”不同，后者仅控制图形显示的可见性，而Layer Stack Manager才是实际定义PCB三维堆叠顺序和电气特性的核心工具。

• Board Layers：用于控制视图中哪些层可见，如Top Layer、Bottom Layer等，属于UI层面操作。
• Layer Stack：定义真实的物理结构，包括层序、材料类型、厚度、阻抗控制参数等。

许多工程师误以为在“View Configuration”面板中看到的层顺序即为实际叠层，这是导致制造错误的常见根源。

2. 如何正确打开并查看层叠管理器

1. 启动Altium Designer并打开目标PCB文件。
2. 进入菜单栏选择 Design → Layer Stack Manager，快捷键为 <kbd>D</kbd> + <kbd>K</kbd>。
3. 此时弹出的窗口即为层叠结构编辑界面，显示当前板子的所有导电层与介质层。
4. 检查左侧列表中的层序是否符合设计需求，例如常见的四层板结构应为：
   Top Signal → Prepreg → Internal Plane (GND) → Core → Internal Plane (PWR) → Prepreg → Bottom Signal。

层名称	类型	厚度 (mil)	材料
Top Layer	Copper	1.4	FR-4
Dielectric 1	Prepreg	6.5	PP2116
Internal Plane 1	Copper	1.4	FR-4
Core	Substrate	47	FR-4
Internal Plane 2	Copper	1.4	FR-4
Dielectric 2	Prepreg	6.5	PP2116
Bottom Layer	Copper	1.4	FR-4

3. 常见问题分析：为何显示厚度与实际不符？

用户反馈Layer Stack Manager中介质层厚度不准确，通常源于以下原因：

• 使用默认双层板模板创建项目，未手动调整为多层结构。
• 导入外部Gerber或ODB++数据时未同步更新Layer Stack定义。
• 手动修改了某一层厚度但未应用到整个堆叠模型，造成前后不一致。
• 未启用“Advanced PCB”选项中的单位精度设置，导致小数位截断。

此外，在切换至3D视图（3D Layout Mode，快捷键：<kbd>3</kbd>）后发现铜层位置偏移或间距异常，往往是因为Layer Stack未被正确编译或未与机械层对齐。

4. 深入排查流程：从定义到验证的完整路径

// 示例：通过脚本方式导出层叠信息（适用于自动化检查）
function DumpLayerStack()
begin
  var Stack : TLayerStack;
  Stack := PCB.Board.LayerStack;
  for i := 0 to Stack.LayerCount - 1 do
  begin
    AddStringToReport('Layer ' + IntToStr(i) + ': ' + 
      Stack.Layer[i].Name + ' Type=' + Stack.Layer[i].LayerType +
      ' Thickness=' + FloatToStr(Stack.Layer[i].Thickness));
  end;
end;

graph TD A[打开PCB文件] --> B{是否自定义层叠?} B -- 否 --> C[进入Layer Stack Manager] C --> D[删除默认双层结构] D --> E[添加所需信号/平面层] E --> F[配置介质材料与厚度] F --> G[启用Impedance Calculator进行阻抗匹配] G --> H[保存并编译项目] H --> I[切换至3D视图验证空间布局] I --> J[输出Stack-up Report供制造商确认]

5. 确保与制造商要求一致的关键步骤

为避免生产偏差，建议执行以下验证机制：

1. 在Layer Stack Manager中启用“Show Advanced Fields”，显示介电常数、损耗角正切等参数。
2. 使用File → Fabrication Outputs → Layer Stackup Diagram生成PDF格式的叠层图。
3. 将该图表与PCB厂商提供的Stack-up规范逐项比对，重点核对：
   - 总板厚
   - Core/Prepreg型号与厚度
   - 铜箔重量（0.5oz, 1oz, 2oz）
   - 盲埋孔对应的层间关系
4. 利用AD内置的Impedance Calculations功能，基于实际叠层计算差分走线阻抗（如100Ω USB差分对）。
5. 若支持，导出.xml格式的Stack-up文件供SI/PI仿真工具复用。
6. 建立企业级Layer Stack模板，统一命名规则与材料库，减少人为错误。
7. 在版本控制系统中标注Layer Stack变更记录，便于追溯。
8. 定期与PCB厂进行DFM评审，确保AD中的定义可制造。
9. 启用“Project Releaser”功能前自动检查Layer Stack完整性。
10. 对高密度互连（HDI）或多层背板设计，启用Z-axis View插件增强可视化能力。