MOS管关断时为何产生电压尖峰？

Question

在MOS管关断过程中，为何会在漏极产生电压尖峰？该现象常见于开关电源、电机驱动等高频开关电路中。当MOS管高速关断时，由于电路中存在的寄生电感（如PCB走线电感、变压器漏感等），电流突变（di/dt）会在这些电感上感应出反向电动势，导致漏源间电压瞬间升高，形成电压尖峰。此外，MOS管输出电容与寄生电感可能构成谐振回路，进一步加剧振荡和过冲。此尖峰不仅可能超过MOS管的额定耐压，造成器件击穿，还会引发EMI问题。常采用RC吸收电路、TVS钳位或优化布局布线来抑制。如何从电路设计层面有效抑制此类电压尖峰？

Answer 1

一、MOS管关断过程中的电压尖峰成因分析

在高频开关电路（如开关电源、电机驱动）中，MOSFET作为核心功率开关器件，其高速开关动作会引发一系列非理想效应。当MOS管从导通状态快速关断时，漏极电流发生急剧变化（即高di/dt），此时电路中存在的寄生电感（包括PCB走线电感、变压器漏感、封装引线电感等）将根据法拉第电磁感应定律：

V = L × di/dt

产生一个反向感应电动势，叠加在漏源电压上，导致漏极出现电压尖峰。此外，MOS管自身的输出电容（C_oss）与上述寄生电感可能形成LC谐振回路，在开关瞬间激发高频振荡，进一步加剧电压过冲和 ringing 现象。

该电压尖峰若超过MOS管的V_DS(max)额定值，可能导致雪崩击穿甚至永久性损坏；同时，快速电压变化（dv/dt）还会通过寄生电容耦合引发EMI问题，影响系统稳定性。

二、电压尖峰的关键影响因素分解

• 寄生电感（L_p）：主要来源于PCB布局不合理、长走线、共源极电感等。
• 开关速度（di/dt）：栅极驱动能力强、米勒平台短，则关断越快，di/dt越高。
• MOS输出电容（C_oss）：与寄生电感构成谐振网络，决定振荡频率 f_r ≈ 1/(2π√(LC))。
• 负载类型：感性负载（如电机绕组、变压器次级）更容易储存能量并释放于关断瞬间。
• 电源回路阻抗：低阻抗回路不利于能量耗散，易引发反弹。

三、典型抑制技术对比表

抑制方法	工作原理	优点	缺点	适用场景
RC吸收电路（Snubber）	并联RC网络吸收瞬态能量	成本低、设计灵活	功耗大、需精确参数匹配	中小功率电源
TVS钳位	过压时导通泄放电流	响应快、保护可靠	寿命有限、热管理要求高	高压或关键路径保护
RCD钳位电路	利用二极管+电阻+电容吸收漏感能量	效率较高、可回收部分能量	体积较大、响应略慢	反激电源主开关
优化PCB布局	减小环路面积，降低寄生电感	无额外功耗、根本性改善	依赖设计经验	所有高频开关电路
有源钳位（Active Clamp）	使用辅助开关控制能量回馈	高效率、可实现ZVS	控制复杂、成本高	高端服务器电源、LLC变换器
门极电阻调节	减缓开关速度以降低di/dt	简单易实现	增加开关损耗、降低效率	调试阶段临时措施

四、系统级设计优化策略

1. 采用多层PCB设计，设置完整地平面，减少返回路径电感。
2. 缩短功率回路（High-Frequency Loop）长度，特别是源极到输入电容的路径。
3. 使用Kelvin Source连接方式，分离功率源极与信号源极，降低共源电感影响。
4. 选择低C_oss、低Qg且具有较强雪崩能力的MOSFET型号。
5. 在变压器设计中尽量减小漏感，可通过夹层绕法或Zig-Zag绕制工艺。
6. 加入磁珠或小型共模电感于栅极驱动线路，抑制高频噪声耦合。
7. 对关键节点进行仿真建模，如使用LTspice或Ansys Q3D提取寄生参数。
8. 实施热插拔测试与动态应力测试，验证实际工况下的电压裕量。
9. 结合示波器探头使用差分探棒测量V_DS，避免地线环路引入干扰。
10. 建立设计Checklist，固化寄生参数控制流程。

五、基于LTspice的仿真验证代码片段

* MOS关断电压尖峰仿真模型
Vdd DRAIN 0 DC 48V
Lpar DRAIN INT 50nH ; 寄生电感
Rload INT SOURCE 10
Coss DRAIN SOURCE 100pF ; MOS输出电容
M1 DRAIN GATE SOURCE SOURCE IRF540N ; 使用标准模型

; 驱动信号
PULSE(0 10 1u 10n 10n 500n 2u) Vgate GATE 0 PULSE(0 10 1u 10n 10n 500n 2u)

; RC吸收电路
Rsnub DRAIN SNUB 100
Csnub SNUB SOURCE 1nF

; TVS保护
D1 DRAIN SOURCE TVS_SMBJ58A ; 600W TVS模型

.model TVS_SMBJ58A D(Is=1e-9 Rs=0.1 BV=58 Cjo=100p)

.tran 0.1n 10u
.backanno
.end
    

六、电压尖峰抑制流程图（Mermaid格式）

graph TD
            A[识别高di/dt开关节点] --> B{是否存在明显电压尖峰？}
            B -- 是 --> C[测量尖峰幅度与频率]
            B -- 否 --> Z[设计合规，无需处理]
            C --> D[判断是否超过Vds_max]
            D -- 超出 --> E[立即采取保护措施]
            D -- 未超出 --> F[评估EMI风险]
            E --> G[添加TVS或RCD钳位]
            F --> H[检查PCB布局寄生参数]
            H --> I[优化功率环路布局]
            I --> J[重新仿真/实测验证]
            J --> K{是否满足要求？}
            K -- 是 --> Z
            K -- 否 --> L[调整吸收元件参数或更换MOS]
            L --> J