NMOS关断时结电容如何通过二极管快速泄放？

Question

在高速开关电路中，NMOS关断时其漏极与衬底之间的结电容（Cds）储存的电荷若不能及时泄放，会导致电压回落延迟，甚至引起误触发或振荡。为加速电荷释放，常在NMOS漏极与电源或地之间并联快速恢复二极管（如肖特基二极管）。当NMOS关断瞬间，结电容通过该二极管形成低阻泄放路径，从而缩短放电时间。然而，实际应用中存在疑问：二极管应如何连接方向才能有效导通泄放？是否可能反向偏置而失效？此外，在高频或高感抗布局下，二极管的寄生参数是否会削弱其泄放效果？这些问题直接影响电路响应速度与稳定性。

Answer 1

1. 基础概念：NMOS关断过程中的电荷泄放机制

在高速开关电路中，当NMOS管从导通状态切换到关断状态时，其漏极与衬底之间存在的结电容（C_ds）会储存一定电荷。由于寄生电感和高阻抗路径的存在，这些电荷若不能快速释放，将导致漏极电压回落缓慢，产生电压“拖尾”现象。

这种延迟可能引发后续逻辑误判、振荡或EMI问题。为加速C_ds的放电，常采用并联快速恢复二极管（如肖特基二极管）的方式提供低阻抗泄放通路。

2. 二极管连接方向的关键性分析

二极管的连接方向直接影响其是否能在NMOS关断瞬间正向导通，从而建立有效泄放路径。考虑以下两种典型拓扑：

• 源极接地型NMOS开关：负载接于漏极与V_DD之间，关断时漏极电压由V_DD向更高电平跃升（因感性反冲），此时应在漏极与V_DD间连接肖特基二极管，阴极接V_DD，阳极接漏极——即反向并联于电源轨。
• 高端开关结构：若NMOS用于低端驱动，则漏极电压下降至地电平，应将二极管阳极接地，阴极接漏极，以便在电压负跳变时导通。

错误的方向会导致二极管始终处于反向偏置状态，无法形成泄放回路，完全失效。

3. 反向偏置风险与实际失效场景

应用场景	期望动作	二极管方向错误后果	实测表现
Buck转换器下管	关断时泄放Cds	二极管阴极接地 → 永远反偏	电压振铃加剧，EMI超标
电机驱动H桥	吸收反电动势	方向接反 → 不导通	出现过压击穿MOSFET
高频DC-DC同步整流	辅助体二极管导通	外接二极管反接 → 短路风险	热损坏或烧毁PCB走线

4. 高频环境下寄生参数的影响

在高频开关应用中（如f > 1MHz），即使使用了肖特基二极管，其自身寄生参数也会显著削弱泄放效果：

1. C_j（结电容）：在高频下呈现低阻抗，可能导致高频噪声耦合回路。
2. L_p（封装电感）：TO-220或SOD-123封装引入nH级电感，在dI/dt大时产生额外压降。
3. R_s（串联电阻）：影响导通速度与功耗，尤其在大电流脉冲下不可忽略。

例如，一个典型SMA封装肖特基二极管（如SS34）具有约0.5nH封装电感，在2A/ns的电流变化率下可产生1V额外压降，严重削弱钳位能力。

5. 解决方案与优化策略

graph TD
    A[NMOS关断瞬态] --> B{是否存在高压振铃?}
    B -->|是| C[检查二极管方向]
    B -->|否| D[进入正常工作模式]
    C --> E[确认拓扑类型: 同步/异步, 高端/低端]
    E --> F[选择正确极性: 阴极朝向稳定电压轨]
    F --> G[评估布局寄生电感]
    G --> H[缩短走线, 使用多层地平面]
    H --> I[选用低Cj、低Lp封装器件]
    I --> J[进行仿真验证: SPICE transient analysis]

6. 实际设计建议与选型指南

// 示例：SPICE模型中添加泄放二极管进行瞬态仿真
.model DSCHOTTKY D (IS=1E-9 N=1.2 BV=40 IBV=1E-3 TT=10n CJO=30p RS=0.025)
D_clamp DRAIN VCC DSCHOTTKY ; 用于上拉泄放
; 注意方向：DRAIN高于VCC时导通
.TRAN 1n 1u
.PROBE

推荐选型原则：

• 优先选择表面贴装小型封装（如DFN1006、SOD-962）以减少引线电感。
• 结电容C_j应小于5pF @ VR=0V，适用于GHz级开关。
• 正向导通压降VF < 0.4V @ IF=1A，确保比MOS体二极管更早导通。
• 反向恢复时间trr应接近零（肖特基特性），避免反向恢复电荷Qrr引起二次损耗。