112G SERDES布线时如何控制插入损耗？

Question

在112G SERDES高速布线中，如何有效控制插入损耗（Insertion Loss）是关键挑战之一。随着信号速率提升，高频分量衰减加剧，介质损耗和导体损耗显著增加，导致眼图闭合、误码率上升。常见问题是：在多层PCB设计中，即使遵循阻抗匹配和走线等长规则，长距离传输后仍出现严重插入损耗。这通常源于材料选择不当（如使用FR4而非低损耗LCP或Megtron6）、过孔冗余、参考平面不连续以及未优化的走线宽度与粗糙度。如何在成本与性能之间权衡，选取合适的叠层结构、布线长度预算及均衡技术（如预加重、DFE），成为实际工程中的典型难题。

Answer 1

112G SERDES高速布线中插入损耗控制的深度解析

1. 插入损耗的基本概念与成因分析

在112Gbps高速串行链路设计中，插入损耗（Insertion Loss）是指信号从发送端到接收端过程中由于介质吸收、导体电阻、辐射及反射等因素导致的能量衰减。其主要由两部分构成：

• 介质损耗（Dielectric Loss）：由PCB基材在高频下的极化滞后引起，与材料的Df（损耗因子）直接相关。
• 导体损耗（Conductor Loss）：源于趋肤效应和铜箔表面粗糙度，频率越高，电流越集中于导体表面，损耗越大。

随着数据速率提升至112Gbps（PAM4调制），奈奎斯特频率达到56GHz，高频分量极易被衰减，导致眼图闭合、误码率（BER）上升。即使满足阻抗匹配与等长布线，仍可能出现严重性能退化。

2. 材料选择对插入损耗的影响

材料类型	Dk (@10GHz)	Df (@10GHz)	典型应用	成本等级
FR4普通型	4.4	0.020	≤25Gbps	低
FR4中损耗	4.0	0.010	56Gbps	中
Megtron 6	3.7	0.005	112Gbps	高
LCP (液晶聚合物)	3.0	0.002	112G+毫米波	极高

建议在112G SERDES设计中优先选用Megtron 6或LCP类低损耗材料，尤其适用于背板或长距离互连场景。若成本受限，可采用“局部使用”策略，在关键通道区域嵌入低损耗板材。

3. PCB叠层结构与布线优化策略

1. 合理设计信号层与参考平面间距，减小H（介质厚度），降低电场分布范围，减少介质损耗。
2. 采用差分阻抗控制在85Ω~100Ω之间，结合仿真工具（如HFSS、ADS）精确建模。
3. 避免跨分割走线，确保参考平面连续性，防止返回路径中断引发EMI与额外损耗。
4. 优化线宽与铜厚，平衡制造工艺与趋肤效应影响；推荐使用1/2 oz或更光滑的压延铜。
5. 控制表面粗糙度（Rz < 1μm），显著降低导体损耗，特别是在>40GHz频段。
6. 限制总布线长度预算：对于FR4材料，建议不超过15cm；Megtron6下可延长至25cm以内。

4. 过孔与互联结构的损耗抑制

// 示例：过孔Stub长度优化计算
Stub_Length_max = c / (4 * f * √ε_eff)
其中：
c = 光速（3e8 m/s）
f = 最高关注频率（如56GHz）
ε_eff ≈ 6.5（过孔区域有效介电常数）
→ Stub_Length_max ≈ 2mm

因此，在112G设计中应采用背钻技术去除过孔残桩（Stub），并将过孔尽量靠近收发器件以缩短stub长度。同时，使用哑铃形焊盘或小尺寸过孔（<8mil）降低寄生电容与电感。

5. 均衡技术的应用与系统级补偿

graph TD
    A[Transmitter] -->|Pre-emphasis| B(SERDES Channel)
    B --> C[Receiver]
    C --> D[CTLE Amplifier]
    D --> E[DFE Equalizer]
    E --> F[Recovered Data]
    style A fill:#f9f,stroke:#333
    style C fill:#bbf,stroke:#333

现代112G SERDES普遍集成多级均衡技术：

• 预加重（Pre-emphasis）：在发送端增强高频成分，抵消信道低通特性。
• 连续时间线性均衡（CTLE）：在接收端进行模拟域频率补偿。
• 判决反馈均衡（DFE）：基于历史比特信息消除ISI，提升BER性能。

通过自适应算法动态调整均衡系数，可在不同信道条件下维持稳定通信。

6. 成本与性能的工程权衡方法

在实际项目中，需建立“链路预算模型”综合评估各项参数：

参数	目标值	测量方式
总插入损耗 @28GHz	<25dB	VNA实测/SI仿真
回波损耗	>-10dB	S11测试
眼图张开度（UI）	>0.35 UI	BERTScope
BER	<1e-12	误码仪测试

根据预算结果灵活选择材料等级、是否启用高级封装（如SiP）、是否引入光引擎替代电互连等方案，实现最优性价比设计路径。