1.使用QuartusⅡ13.1,芯片是Cydone Ⅲ EP3C16Q240C8。
2.要求:从23-59-59开始显示; 时间可以通过按键更改; 实现时间的暂停、启动、停止功能; 实现闹钟的设置; 蜂鸣器响5s; 响的过程可以通过按键停止蜂鸣。
3.niosⅡ部分要实现CPU和电子钟定时功能; 用verilog HDL实现数码管的显示驱动和按键操作。
收起
当前问题酬金
¥ 0 (可追加 ¥500)
支付方式
扫码支付
支付金额 15 元
提供问题酬金的用户不参与问题酬金结算和分配
支付即为同意 《付费问题酬金结算规则》
同问,不是特别清楚nios跟verilog的联合设计,上面那个答案看过了,只是使用verilog设计的啊。(疑惑)
报告相同问题?