28377D中TIME1中断是否必须通过PIE响应？

Question

在TMS320F28377D DSP中，TIME1（即CPU Timer 1）中断是否必须通过PIE（Peripheral Interrupt Expansion）模块响应？这是初学者常有的困惑。实际上，**TIME1中断必须经由PIE路由**——它属于外设中断源（INT1.7），其向量地址由PIE表提供，CPU无法直接从TIMER1寄存器触发非PIE中断。若未使能PIE、未配置PIEACK、未映射中断服务函数到PIE vector table（如PieVectTable.TINT1），即使TIMER1计数溢出并置位IFR.INT1.7，中断也不会进入服务程序，且可能被静默丢弃。需特别注意：虽CPU Timer 0/2 支持“直接CPU中断模式”（通过INTx引脚或特定配置），但**F28377D的TIMER1仅支持PIE模式**（参考SPRUH18L第5.4.1节）。绕过PIE将导致中断失效，调试时常见现象为IFR标志置位但ISR不执行。因此，规范开发中务必完成PIE初始化、中断使能及向量映射三步闭环。

Answer 1

```html

一、基础认知：TIME1中断的物理归属与架构定位

在TMS320F28377D中，CPU Timer 1（TIME1）被硬件定义为外设中断源（Peripheral Interrupt Source），其唯一对应的中断线是PIE Group 1中的子中断INT1.7。这与CPU Timer 0/2存在本质差异——后者可通过配置CPUIFR寄存器或外部INTx引脚实现“直接CPU中断”模式；而TIME1在硅片级设计中完全剥离了直连CPU IRQ输入通路，其溢出事件仅能触发PIE模块内部的中断请求锁存器（PIEIFR1.bit7）。查阅TI官方技术手册SPRUH18L第5.4.1节可明确验证：“Timer 1 generates an interrupt request to PIE group 1, interrupt 7.”

二、中断流解析：从TIMER1溢出到ISR执行的完整路径

flowchart LR
A[TIMER1.CNT == TIMER1.PRD] --> B[SET PIEIFR1.bit7]
B --> C{PIEIER1.bit7 == 1?}
C -->|No| D[静默丢弃 - IFR.INT1.7置位但无响应]
C -->|Yes| E[PIE模块仲裁 → 触发CPU INT1]
E --> F{CPU INTM == 0 & PIEACK.bit1 == 1?}
F -->|No| G[中断挂起或屏蔽 - ISR永不进入]
F -->|Yes| H[CPU读取PieVectTable.TINT1地址]
H --> I[跳转至用户注册的ISR函数]

三、关键配置三要素：PIE初始化、中断使能、向量映射闭环

步骤	核心操作	典型代码片段	常见失效现象
① PIE初始化	使能PIE模块、清空PIEIFR/PIEIER	PieCtrlRegs.PIECTRL.bit.ENPIE = 1; PieCtrlRegs.PIEACK.all = 0xFFFF;	IFR.INT1.7置位后CPU无任何中断响应
② 中断使能	使能Group1中断 + INT1.7子中断	IER |= M_INT1; PieCtrlRegs.PIEIER1.bit.INTx7 = 1;	CPU看到INT1但不查PIE表，陷入默认陷阱
③ 向量映射	将ISR函数地址写入PieVectTable.TINT1	PieVectTable.TINT1 = &cpu_timer1_isr; Interrupt_register("TINT1", cpu_timer1_isr);	中断进入后跳转到0x000000或非法地址，触发EMU_TRAP

四、深度对比：为何TIME1无“直接中断模式”？硅片级设计约束

F28377D的中断控制器采用分层架构：CPU级中断（INT1–INT12）全部由PIE统一管理，仅保留INT13/14为专用调试中断。TIME1的中断信号在芯片内部布线时即被硬连接至PIE Group 1输入端口，不存在跨过PIE的独立IRQ输出引脚或寄存器旁路通道。反观TIME0/2，其设计包含双路径复用逻辑——可通过TIMER0CTL.bit.INTSEL选择输出至PIE或直接驱动CPU INT13/14（需配合GPIO复用配置）。这种差异并非软件限制，而是SPRUH18L Table 5-1 “Interrupt Source Mapping”所明确定义的硬件拓扑约束。

五、实战调试指南：识别“PIE绕过失败”的三大特征

1. 现象1：使用CCS实时观察IFR.bit.INT17 == 1恒为真，但PC未进入ISR —— 检查PieCtrlRegs.PIEACK.bit1是否被意外清零（常见于其他Group1中断未及时ACK导致阻塞）
2. 现象2：中断服务函数首行加断点无命中，但PieVectTable.TINT1值为0x000000 —— 验证中断向量表是否已拷贝至RAM（MemCopy(&RamfuncsLoadStart, &RamfuncsLoadEnd, &RamfuncsRunStart);）
3. 现象3：TIME1中断偶尔触发，但周期严重抖动（如标称10kHz实测5–15kHz）—— 检查是否存在高优先级中断（如ePWM）长期占用CPU，导致PIEACK.bit1无法及时置位，引发TIME1中断被延迟甚至丢失

六、工程规范建议：构建可复用的TIME1中断封装模板

为规避PIE配置遗漏风险，推荐在SDK层抽象以下接口：

void CPU_Timer1_init(uint32_t period_us) {
    // 步骤1：TIMER1基础配置（时钟分频、周期装载）
    CpuTimer1.RegsAddr->PRD.all = (uint32_t)(SYSCLK_FREQ / 1000000 * period_us);
    CpuTimer1.RegsAddr->TPR.all = 0;
    CpuTimer1.RegsAddr->TCR.bit.TSS = 0; // 启动

    // 步骤2：PIE全链路使能（含自动ACK管理）
    PieCtrlRegs.PIEIER1.bit.INTx7 = 1;
    IER |= M_INT1;

    // 步骤3：向量安全绑定（带NULL检查+地址对齐校验）
    ASSERT((uint32_t)&cpu_timer1_isr % 2 == 0);
    PieVectTable.TINT1 = &cpu_timer1_isr;
}

// 中断服务程序必须声明为__interrupt并禁用优化
__interrupt void cpu_timer1_isr(void) {
    CpuTimer1.InterruptCount++;
    PieCtrlRegs.PIEACK.bit.ACK1 = 1; // 关键：释放Group1中断仲裁
}

```